用于减少远程Cache访问延迟的最后一次写访问预测方法

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。     

参数化系统二维抽象框架

针对参数化系统状态空间爆炸问题提出了一个通用的参数化系统二维抽象框架TDA。对所有进程单独进行抽象,利用参数化系统的设计思想,隐藏系统参数构建全系统的抽象模型,最大限度地剔除了原始系统中的冗余信息。建立的具有真并发语义的参数化系统的形式化模型,更适合描述一般意义上的并发系统,较好地解决了验证大规模同构和异构系统的空间激增问题。理论推导和实例均证实了TDA的正确性和合理性。     

基于扩展标记变迁模型的时钟同步协议正确性验证

时钟同步协议是时间触发网络的一个重要组成部分,是时间触发网络实时性和确定性的关键。本文基于扩展标记变迁模型对时钟同步协议进行建模,基于模型检测方法对协议是否满足正确性属性进行验证。验证结果证明了在不同启动场景下时钟同步网络协议的正确性,也表明了扩展标记变迁模型对于协议验证的有效性。     

2014nccet：一种新的用于减少远程Cache访问延迟的最后一次写访问预测方法*

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。     

向时间自动机转换的军事电子信息系统性质验证

日益复杂的军事电子信息系统面临正确性验证挑战,形式化验证方法如模型检验技术成为必需。给出基于时间Petri网表示的军事电子系统模型PMES的定义,然后给出PMES模型转换为时间自动机网的步骤,利用已有的基于时间自动机的模型检验工具对系统性质进行验证;系统的性质要求用时序逻辑语言CTL或TCTL公式表示。雷达干扰机系统说明了该方法的实际应用效果。     

一种基于Cache的AES计时模板攻击方法

采用面向字节、分而治之的攻击思想,将AES主密钥按字节划分为若干子密钥块,为每个子密钥块的所有候选值搭建Cache计时信息模板,并采集未知密钥AES算法的Cache计时信息,使Pearson相关性算法与模板匹配,成功地恢复AES-128位密钥。实验结果表明：AES查找表和Cache结构缺陷决定了AES易遭受Cache计时模板攻击,而模板分析理论在时序驱动攻击分析中是可行的。     

基于XML的安全协议形式化描述方法

针对安全协议的设计与分析复杂且容易出错的问题,文章为编写一个自动验证工具提出一种基于XML(eXtensible Markup Language)语言的时间相关安全协议形式化描述方法。该方法将安全协议用树状结构表示,用XML语言进行描述,为简化安全协议的形式化分析提供了帮助。     

分布共享存储系统中程序访存行为对性能的影响

本文首先提取了分布共享存储系统（ＤＳＭ）中程序访存行为的几个重要参数,并以此建立了一个处理机效率模型。在此模型基础上分析了访存行为的各种因素对处理机效率的影响情况,文章最后给出了提高处理机效率的几种技术途径。     

基于Bayes理论的装备维修性验证方法

针对装甲装备关键部件维修性验证中出现的小子样问题,提出了基于Bayes理论的小子样维修性验证,重点针对对数正态分布下维修性指标验证的验后似然比验证方法进行了深入研究。通过对装甲装备某关键部件的试验数据的实例分析,验证了该方法在减少样本容量及试验费用方面的有效性和合理性。     

基于访问模式的多核末级Cache优化方法*

多核处理器架构已经成为当前处理器的主流趋势,应用程序中访问模式的多样性给多核处理器的末级Cache带来了许多挑战。提出了一种基于访问模式的多核末级Cache优化方法,它包含“可配置的共享私有Cache划分”、“可配置的旁路Cache策略”和“优先权替换策略”三个协同递进的层次。通过使用该方法,程序员能够灵活地改变末级Cache执行行为,从而高效地适应应用程序访问模式的变化。实验结果表明,提出的方法能够显著降低末级Cache的缺失率,进而提高系统的整体性能。     

时态逻辑形式化描述并发系统性质

时态逻辑是一种描述反应式(并发)系统中状态迁移序列的形式化方法,用于刻画并发系统所需验证的性质,是模型检测的基础.阐述了时态逻辑CTL 及其子逻辑CTL、LTL的语法及语义,然后分析运用时态逻辑描述并发系统性质,最后给出一个应用实例.     

形式验证方法在军用嵌入式系统软件验证中的应用

嵌入式系统被广泛应用在军事领域中,其稳定性关乎着武器装备的战斗力。如何全面、可靠地验证军用嵌入式系统是军用嵌入式系统软件测试的重要环节。嵌入式系统中存在大量随机中断的运用,令传统的系统软件测试手段难以对军用嵌入式系统进行全面准确的验证。将形式验证方法引入嵌入式系统验证,并以随机中断对系统运行可靠性影响为例进行了设计应用和分析,提出了一种可行的形式验证方法作为军用嵌入式系统检测验证的方法补充。     

需求工程的形式化方法

从需求的概念出发,简单介绍了需求工程的过程模型和需求工程的方法学;根据需求工程的定义以及特点,讨论了在需求工程中引入形式化方法的意义,提出提高需求工程形式化程度的两个主要途径——提高需求建模语言的形式化程度和利用形式化验证技术,并给出选择形式化方法的原则,最后在分析目前技术的优缺点的基础上给出需求建模语言应具备的特征。     

一种基于核心数据区监视的交叉验证方法

通常商用体系结构模拟器不开源,仿真过程中无法直接获取中间结果.提出了一种基于核心数据区监视的交叉验证方法,可将体系结构模拟器运行过程中核心数据区的变化情况提取出来,用以支持该模拟器与寄存器传输级代码的模拟结果进行交叉比对,快速精确定位两者的执行差异,提高验证人员的查错效率.实验分析和实际应用表明,本方法比传统方法可将查...     

采用S-Tag的M-DSP片上存储DMA访问优化

针对自主设计的M-DSP,提出并设计实现了一种基于Tag副本(S-Tag)的片上SRAM DMA访问数据相关性维护机制,该机制以流水化方式实现,在基本对CPU无打扰的前提下,有效支撑了DMA数据的无阻塞传递。仿真和芯片实测结果表明,该机制硬件开销较小,并在有效带宽和带宽利用率上均优于已有典型同类芯片。     

PMESI：一种优化进程私有数据访问的缓存一致性协议

并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。