内进化演化硬件平台的设计与实现

在讨论内进化演化硬件运行机制的基础上,详细介绍了基于虚拟可重构电路(VRC)的演化硬件平台的实现方法及演化平台的组成,描述了可重配置功能块(CFB)组成的阵列及CFB之间通过多路选择开关电路建立信号传输通道。在此基础上进行了1位全加器的演化,证明了这种方法的有效性。     

以FPGA 重构方式实现的高速采集处理系统

ＦＰＧＡ是８０年代发展起来的先进的ＡＳＩＣ技术。由于其具有现场可编程特性,故特别适用于现场动态改变结构的多任务系统。本文利用这一特点实现了一个高速采集、处理多任务的系统。在系统中用ＦＰＧＡ实现了动态总线结构,结构随系统任务的要求,在线改变存储器数据总线、地址总线组织方式,节省了硬件资源,减小了体积,提高了系统的灵活性和可靠性。     

电子系统的电磁仿生研究与进展

随着电磁环境愈发复杂、多变,应用于电子系统的传统电磁抗扰方式的不足正日渐突出。相比之下,生物却在可靠性、抗扰性、自适应和自修复等方面表现出明显的优势。对生物“自组织”现象进行了研究,指出了生物与电子系统的相似与不同,提出了“电磁仿生”概念。借助演化硬件这一平台,尝试着在人工电子系统中将“被组织”与“自组织”进行有机结合,使其具备生物的多种优良特性,从而提高系统在复杂电磁环境中的可靠性与适应性。     

基于预设模板的系统动态构建与集成技术

针对动态变化的军事任务保障需求,以及信息系统构建过程中所面临的资源动态聚合、功能动态组合、环境动态适应等问题,基于网络化计算与存储环境,利用资源封装、软件仓储等技术,提出一种基于预设模板的信息系统动态构建与集成方法和过程,并通过构建基础环境和方向联指等应用实例开展试验验证,结果表明该方法可有效支撑军事信息系统的柔性组合,大幅提升系统开设效率。     

情报主导警务模式的系统演化机理与发展路径

检视情报主导警务模式的发展演化规律,挖掘制约其发展瓶颈的关键因素,有利于政府提高警务效能。以情报能力为推动力、以决策需求为牵引力,从两者的互动角度进行影响因素识别,将主导能力作为研究对象,构建情报主导警务发展演化系统流图,最后,通过调整两个子系统的相关参数,实现灵敏度检验和关键性因素提取。通过模拟仿真,总结当前情报主导警务模式发展瓶颈,得出要重点把握情报分析能力和调整评估能力等相关对策和建议。     

“JSQ-31数字程控交换机“计费系统的研制与实现

本文介绍了“ＪＳＱ－３１数字程控交换机”计费系统的设计思想、硬件组成与作用、软件结构及特点,并对本系统的工作原理及主要功能进行了说明。     

基于演化母板的EHW平台上电路的演化生成

提出一个基于演化母板的新型演化平台,介绍了它的系统结构及工作原理。进而,以一位全加器为例,详细阐述了在基于演化母板的EHW平台上,利用遗传算法演化生成一个具体电路的方法及实现效果。     

EHW实现过程中VHDL程序自动生成研究

论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念,制定了具体规则和方法,奠定了硬件进化及评估过程实现全自动运行的基础,并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时,避免对不同的数据流进行格式分析,以便在通用的EDA环境中,直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖,有助于建立方便、实用的EHW环境。     

基于类神经网络模型的电路自主修复方法

为进一步提高电子系统在恶劣环境下的生存能力,对利用演化硬件实现电路自主修复的方法进行了研究。首先,根据FPGA芯片与多层前馈神经网络的相似性,建立了一个可用于数字电路演化的门级电路模型,设计了专用的二进制列向量编码方法;然后,给出了实现电路自主修复的工作流程,探讨了进行电路故障诊断和修复的途径,提出了快速重构与演化相结合的电路修复方法。Matlab仿真试验表明：基于类神经网络模型的遗传算法较适合进行演化修复操作;修复效果分析表明：快速重构与演化修复相结合的修复方法比单纯依靠演化修复更为便捷。     

改进的笛卡尔遗传编程组合电路演化设计

利用笛卡尔遗传编程进行电路演化时,存在收敛速度慢、收敛时间波动较大等问题．对笛卡尔遗传编程中的可编程单元模型进行改进,增加与目标函数相关的逻辑运算,去除无关的逻辑运算,从而提高演化算法命中目标的概率．利用改进的笛卡尔遗传编程方法分别对电机换相电路和乘法器等组合电路进行演化设计．结果表明,改进后的方法明显缩短了电路演化生成的时间,且收敛时间波动较小．     

对现有跑道失效率模拟模型的改进

通过常规导弹打击跑道毁伤效应分析,重点考虑子弹毁伤半径对跑道能造成毁伤的子弹个数,升降窗口移动时左右边界位置和判断升降窗口区域是否失效的影响,并结合现有跑道失效率模拟模型,提出现有跑道失效率模型存在的缺陷和相应的改进方法,最后通过实例分析模型改进后的合理性和科学性。     

一种基于SCA的FPGA硬件抽象层设计方法

针对软件无线电关于波形软件的可移植性要求,借鉴软件通信体系硬件抽象层连接规范,采用开放式体系结构和模块化设计思想,研究了一种针对FPGA的硬件抽象层设计与实现方法.通过引入source和sink接口抽象底层的硬件连接,使FPGA的波形设计与具体硬件平台分离,实现硬件系统中波形软件的动态配置.在实际信号处理系统中的应用表明,使用该方法设计的软件具有很好的可移植性、可重用性和可互操作性,可减少重复开发,能有效缩短系统开发周期,提高系统开发效率.     

基于硬件复用的RS编码与译码体系结构

基于FPGA可重复配置原理,提出了一种硬件复用的RS码编码译码体系结构,用以解决传统RS码编译码器实现方式硬件资源消耗量大的问题.该编译码器中的可重构计算模块可根据配置信息改变逻辑电路结构,满足编码和译码过程中不同算法的计算需要.最后,采用VHDL实现了以上编译码器,并在Quartus II中进行了综合验证.结果表明:该编译码器能满足多种纠错能力的RS码编译码,通过硬件复用技术可提高硬件资源利用效率.