YHFT-DX高性能DSP中Cache失效流水设计

YHFT-DX是国防科技大学自主研制的一款高性能DSP.以提升YHFI-DX的 Cache 性能为目标,研究了降低 Cache 失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略--失效流水.与传统优化策略相比,该策略将连续访问Cache的失效请求并进行流水化处理,使多个Cache失效延迟重叠,从而达到降低平均Cache失效代价的目的.将该策略应用到YHFT-DX芯片的一级数据Cache控制器的设计与优化中,使访问Cache失效引起的流水线停顿从8拍降为2拍,显著提升了系统性能.     

一种基于VLIW DSP架构的高性能取指流水线

以超长指令字(VLIW)数字信号处理器(DSP)作为平台,针对现有提高单线程取指流水线效率的方法中存在的弊端,提出了一种高性能的取指流水架构.该架构支持无效取指的检测与作废,从而降低不必要的cacbe访问,减少取指流水停顿周期,该结构还引入专用硬件支持编译调度的循环软流水,有效提高指令并行性,降低代码存储空间,由此释放...     

流水的浮点倒数近似值运算部件的设计与实现

在部分低精度浮点运算应用中,需要流水的浮点倒数近似值运算。本文基于SRT-4算法设计并实现了一种流水的浮点倒数近似值运算部件。该部件采用6级流水线结构,运算结果精度至少为8位有效尾数。为了支持对非规格化浮点数的硬件处理,还设计并实现了改进版,有利于进一步提高浮点倒数近似值运算的性能。改进版采用8级流水线结构,新增了源操作数预规格化和结果后规格化功能模块,可以实现对非规格化浮点数的硬件处理。经过逻辑综合评估,改进版的硬件开销是面积在合理范围内增加19.23%,且对时序没有明显影响,可以满足预期的1.6 GHz频率设计目标。     

片上网络中一种单周期2GHz无缓冲路由器

近年来,无缓冲路由器由于不需要缓冲器而成为片上网络低开销的解决方案。为了提高无缓冲路由器的性能,提出一种单周期高性能无缓冲片上网络路由器。该路由器使用一个简单的置换网络替换串行化的交换分配器与交叉开关以实现高性能。虚通道路由器与基准无缓冲路由器相比,该路由器在TSMC65nm工艺下可以以较小的面积开销达到2GHz的时钟频率。在合成通信负载与真实应用负载下的模拟结果表明,该路由器的包平均延迟远小于虚通道路由器和其他无缓冲路由器。     

无缝坏块处理与流水编程的NAND型内存控制器设计与实现

为满足航天大容量存储系统对高速存储及数据完整的需求,实现了一个基于NAND型内存的高性能控制器,提出了一种实现于NAND型内存芯片内部的流水编程机制,以及一种可以保证数据无缝连接的坏块处理机制。介绍了存储控制器的各个模块设计,并分析了不同情况编程机制所需的时间计算方法,建立仿真模型,利用蒙特卡洛方法仿真并讨论了流水编程机制的性能优化效果。在实际硬件平台验证了流水编程机制和坏块处理机制,结果表明该大容量存储系统的存储速率可达100MB/s,读取数据与存入数据保持一致,数据无乱序无丢失。     

片上多核处理器的非阻塞环设计与物理实现

针对少量强核构成的片上多核处理器,设计了一种非阻塞双向环结构。该结构包含5层3种不同类型的环链路层,分别用于传输命令、大量数据以及小量数据;采用源路由方式,设计专门的拥塞控制网络,防止报文的相互覆盖;路由器采用无缓冲无阻塞结构,单节拍通过环的每个跳步,以降低环的传输延迟并实现可预知的确定延迟传输。针对环的链路距离长、位宽大的挑战,通过实验选择了合理的中继器插入方法,并采用相邻导线交替插入反相器以及信号线反向交错排布等串扰优化方法,对环进行物理设计和长链路进行延时优化。最终实现结果表明,所设计的环达到了1 GHz的工作主频,并具备高达256 GByte/s的链路带宽,完全满足高性能数字信号处理的需求。     

高性能异构加速器MiniGo算子优化方法

根据高性能异构加速器的特性和MiniGo的训练模式提出了一种高效的并行计算方法。对片上计算资源进行合理规划,实现异构设备之间的流水并行优化;根据异构设备间存在共享存储段设计了共享内存编码模式,减少数据传输开销;根据数字信号处理簇内具有多计算资源的特点结合算子计算-访存特性设计了不同的算子并行计算优化策略。同时,面向TensorFlow实现了一个易于使用的高性能计算库。实验结果显示,该方法实现了典型算子的多核并行计算。相对于单核,卷积算子加速比为24.69。相较于裁剪版8核FT2000+CPU,该方法训练和自博弈执行速度加速比分别为3.83和1.5。     

片上多核处理器的双向环设计与物理实现

针对少量强核构成的片上多核处理器,设计了一种双向环。该结构包含5个不同类型的环链路层,分别用于传输命令、大量数据以及小量数据;采用源路由方式,并设计了专门的拥塞控制网络,防止报文的相互覆盖;路由器采用无缓冲无阻塞结构,单节拍通过环的每个跳步,以降低环的传输延迟并实现可预知的确定延迟传输。针对环的链路距离长位宽大的挑战,通过实验选择了合理的中继器插入方法,并采用相邻导线交替插入反相器以信号线反向交错排布等串扰优化等方法,对环进行了物理设计和和长链路进行了延时优化。最终实现结果表明,本文所设计的环达到了1GHz的工作主频,并具备高达256GByte/s的链路带宽,完全满足高性能数字信号处理的需求。     

基于PE3236频率锁相源的X波段四倍频器研制

目前毫米波倍频器在毫米波频率合成器中已经得到了广泛的应用,利用毫米波倍频器可以获得具有宽带特性的毫米波频综及多点的频率输出。文中主要介绍一种基于高性能数字集成芯片PE3236设计的X波段四倍频器。通过将高稳定度频率合成器输出的S波段信号四倍频,并滤除杂散和谐波以达到倍频的效果。文中所设计的毫米波四倍频器输出功率为-11.356 dBm,相位噪声为-78.4 dBc/Hz@1 kHz,对杂散的抑制优于-45dBc。     

轻质夹层复合吸声结构的制备工艺和水声性能

夹层复合吸声结构具有很强的可设计性,得到广泛的应用,但以往研究的此夹层结构的吸声芯材存在密度较大的问题。为此,设计了一种轻质夹层复合吸声结构,对该结构的制备工艺特别是芯材的制备工艺进行了设计,用玻璃钢作为表层材料、用柔性环氧树脂和聚氨酯改性环氧树脂的混合物为基体、空心玻璃微珠为填料、593和聚醚胺为固化剂所制备的多孔复合材料作为芯材来制备夹层复合吸声结构,制作了该结构的声学测试试件,在脉冲声管中测试了其水下声学性能。结果表明:所设计的夹层复合吸声结构具有较低的密度和良好的吸声性能,证明了该制备工艺设计的合理性。