微电子集成电路中的IP核

IP在ASIC(Application Specific Integrated Circuit)及PLD（Programmable Logic Device)的设计和生产中具有重要的作用,IP发为硬IP核和软IP核,它们具有各自的优缺点,文中例举了一种软IP核－RISC8。最新类型的IP核为可配置IP。它是硬IP和软IP的综合。IP复用可以大大缩短芯片上市时间,IP验证对保证复用正确非常重要。     

智能1553B接口软核实现技术

为了提高计算机系统数据处理能力,防止数据丢失现象,减小接口板空间,同时方便接口模块的修改、扩展和升级,提出了一种基于Nios II软核处理器的智能1553B接口软核实现技术。系统设计以软硬件协同工作的形式实现。硬件设计是通过在一片Altera公司Cyclone II系列的FPGA芯片上配置Nios II软核处理器、PCI接口、存储器接口、自定义接口逻辑等来生成SOPC,最后在FPGA外添加外围总线控制器芯片来实现。以硬件设计为基础,以软件设计完成1553B数据传输功能。由于采用了软核设计技术,使得系统具有了设计灵活、集成度高、低成本等优点。     

高速数字信号处理平台的实现

本文介绍了一种高速数字信号处理平台的实现方案及其部分应用。该方案采用先进的FPGA和DSP芯片，借鉴了软件无线电的思想，通过DSP芯片对FPGA芯片的动态配置来构造具有通用性、扩充性的多功能平台。     

SATA硬盘控制器的FPGA实现

设计一款高性能的SATA硬盘控制器IP核。基于Xilinx公司的Virtex-5系列FPGA,参考SATA2.5协议,运用VHDL硬件描述语言,采用模块化的设计理念,完成IP核的设计。搭建了验证平台,对IP核的性能进行了测试,经测试该控制器IP核能正确地完成读、写、设备复位、设备识别等操作,且稳定性良好。同时编写了Peta Linux操作系统下的驱动程序,便于嵌入式系统的应用。     

基于FPGA的高速图像处理系统设计

针对坦克图像处理中存在的系统集成度不高、处理速度较慢等问题,设计了一种基于FPGA的高速图像处理系统。该系统通过在FPGA上配置Nios Ⅱ软核处理器以及图像采集、处理和显示等功能模块来实现其主要硬件电路,并结合系统的软件设计实现了多路图像信号的采集以及图像的放大/缩小、裁剪和叠加显示等功能。由于采用了可编程芯片和并行处理技术,该系统具有集成度高、维修性好、图像处理速度快和实时性强等优点。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

基于FPGA的IP分片重组的实现

针对计算机网络中常出现的IP分片问题,依据RFC791中描述的IP协议分片重组的基本原理,在＂快速判断分片属于哪个数据报＂和＂快速判断分片重组过程是否完成＂两方面提出了改进措施,并在FPGA平台上设计实现了IP分片重组硬件系统。该系统以包预处理器、资源管理器和DDR出入端口为核心单元,充分利用了FPGA的高速逻辑运算能力,实现了高速网络数据流中IP分片的重组,吞吐率最高可达1.2 Gbit/s。     

基于DSP和FPGA的实时图像瞄准具的设计

提出了一种基于DSP和FPGA的实时图像瞄准具的设计方案。其核心部分实时图像处理系统的设计采用了DSP＋FPGA的混合结构,即DSP作为视频图像处理核心芯片,完成复杂的图像处理算法,而采用FPGA实现视频图像的实时采集与显示,以及系统所有时序和逻辑控制。充分利用DSP高速的图像处理能力,以及FPGA灵活的系统编程能力,大大减轻了DSP的负担,使得DSP能够专心于图像处理,极大地提高了系统的实时性、可靠性与灵活性。     

基于FPGA的无线传感器设计

现代技术可以用飞机或远程火力布撒传感器网络节点到敌方战场,用以详尽准确地探测目标战场的精确信息.针对这一数据采集传感器网络节点具体应用,运用FPGA器件Cyclone芯片实现对控制A/D转换芯片AD 1674的采样控制,利用QuartusⅡ开发平台进行软件编程实现了对的A/D转换芯片的工作时序控制,节点平台用FPGA实现MAC逻辑控制和相关帧数据处理,对模拟采样数据组帧编码,利用射频芯片实现无线链路向外传输.     

基于蓝牙HCI传输层流控模型的构建

根据停-等流控原理构造了一种基于蓝牙HCI UART传输层的流控模型,并对该模型进行了流控效率的分析,提出了最佳流控效率的条件表达式,这对降低HCI UART低速率的瓶颈效能和提高蓝牙数据传输速率具有指导意义,仿真实验结果表明,模型符合流控效率的理论分析。     

DSP系统中WatchDog与UART的FPGA实现

卫星话音通信设备广泛采用了DSP+FPGA的系统结构。为了保证话音通信的工作模式随业务变化作自适应切换,需要和UART监控信道随时交换信息;同时,为保障系统安全可靠工作,还需采用故障监控WatchDog电路。文中研究了WatchDog和UART的FPGA设计实现过程,区别于传统方案中使用专用芯片MAX6701、TL16C550分别实现WatchDog、UART功能,直接利用声码板上现成的FPGA芯片Lattice 4256V-10T100I实现上述两功能,并在话音处理系统中进行了硬件测试。结果表明:与传统方案相比,文中方案具有资源利用率高、体积轻便、功耗低、系统配置方便等优点。     

计数序贯抽样检验方案的OC函数和ASN

根据序贯概率比检验的理论,给出计数序贯抽样检验方案的设计原理,得到国家标准GB／T8051—2008中计数序贯抽样检验方案的OC函数和ASN的计算方法。     

军用车载电源异常电压监测模块的研制

对由蓄电池供电的某军用特种车辆供电系统的异常电源信号进行监测模块的设计,为系统控制终端进行分析及故障排除提供参考数据。监测模块采用C8051F040单片机为控制核心,通过对"系统DC26V"和"系统DC5V"电源进行监测,记录超出正常范围的异常电压值,并可以通过RS-485通信方式将异常数据上传到控制终端。该模块具有体积小,采集速度快,记录时间标记和运行稳定的特点。通过实际应用证明可以准确地记录各种在运行过程中电源异常的情况。     

轻质夹层复合吸声结构的制备工艺和水声性能

夹层复合吸声结构具有很强的可设计性,得到广泛的应用,但以往研究的此夹层结构的吸声芯材存在密度较大的问题。为此,设计了一种轻质夹层复合吸声结构,对该结构的制备工艺特别是芯材的制备工艺进行了设计,用玻璃钢作为表层材料、用柔性环氧树脂和聚氨酯改性环氧树脂的混合物为基体、空心玻璃微珠为填料、593和聚醚胺为固化剂所制备的多孔复合材料作为芯材来制备夹层复合吸声结构,制作了该结构的声学测试试件,在脉冲声管中测试了其水下声学性能。结果表明:所设计的夹层复合吸声结构具有较低的密度和良好的吸声性能,证明了该制备工艺设计的合理性。     

噪声调频信号发生器的研究与设计

为满足现代电子干扰对噪声调频信号源低功耗、快速和灵活可控的要求,采用基于Wallace算法的一种直接快速生成算法,提出了一种运算量小、速度快和全数字结构的可配置噪声调频信号发生器系统设计方案。系统利用正态分布的可加性直接生成高斯白噪声随机变量,采用数字频率合成(DDS)技术完成调频功能,通过内置串行接口配置发生器参数和输出系统运行状态信息。同时,提供了基于FPGA的系统实现方案,其生成信号波形具有严格的相干性和可控性,且对外界环境不敏感。     

基于DSP＋μC／OS—Ⅱ的装甲车辆自动装弹机控制系统设计

针对现有自动装弹机控制系统可靠性和可测试性不高的问题，设计了基于DSP的自动装弹机控制系统总体方案和功能模块。给出了改造后装弹机自动装弹工作流程，进行了部分关键电路的设计。实现了系统自检和状态数据的存储功能，有利于外部检测设备进行故障诊断。采用高速DSP芯片TMS320F2812作为核心处理器，内嵌实时操作系统μC／OS-Ⅱ，使系统能够实时、稳定地运行。     

某型导弹检测仪快速检校研究

针对某型导弹检测仪采用手动检测与校正致使校验仪器多、操作复杂、效率低等问题,分析了该导弹检测仪需检校的参数和硬件资源,提出了导弹检测仪快速检校系统总体方案,开发了基于C8051F040单片机的导弹检测仪快速检校系统,研究了导弹检测仪快速检校的方法。该快速检校系统能够提高导弹检测仪检校的速度和效率,对提高该装备的快速保障能力具有重要意义。     

基于1553B协议的星载高速无线数据网络协议的设计*

星载无线数据网络可以解除航天器内错综复杂的线缆网的束缚,是航天器轻小型化的重要技术储备。旨在替代航天器内现有的点对点三线制的LVDS线缆,提出了一种基于脉冲超宽带(IR-UWB)技术的星载高速无线数据网络的设计方案,并重点介绍了高速无线网络协议的设计和实现。网络协议设计参考了美国军用数据总线标准MIL-STD-1553B 协议,采用时分制指令响应机制,分别对其物理层、链路层、网络层和应用层进行设计,以适应星载高速率无线数据传输的要求,具有灵活性高、可靠性高、扩展性高的特点。网络协议的IP核经过地面演示系统进行验证,实验测得应用层数据传输的误码率小于10_-10。