基于FPGA的图像实时压缩系统设计

面对图像信息数据呈现几何级数增长,传统DSP压缩系统难以实时处理。设计了一种基于JPEG2000压缩编码的实时图像压缩系统。系统采用模块化设计,以FPGA为核心控制器,协调采集、缓存、处理和传输等模块工作的顺利进行。采集的图像数据经解码芯片转换,通过FPGA控制进入缓存模块,选用专用芯片ADV212对图像进行数据压缩,压缩比例达到24∶1。试验结果表明,该压缩系统在处理速度、图像压缩等性能上有显著提高,压缩后的图像极大地保留了图像的主观视觉效果,同时保证了系统实时处理的性能要求。     

提高MIMO系统容量的检测算法研究

为了满足通信容量的需求,在发射端和接收端设置多元素天线阵列构成多输入多输出系统,可以显著提高频谱的利用率.基于贝尔实验室提出的非线性迫零检测算法,提出了反向迫零检测算法.理论和仿真证明,在相同信噪比条件下,反向迫零检测算法获得的系统容量高于非线性迫零检测以及线性迫零检测算法.与奇异值分解算法相比,该算法虽然得到的系统容量有所减小,但是由于所需的运算量相对较小,因而易于实现.     

宽带并行处理技术的应用研究

从无线电监测测向设备的发展需求出发,研究了并行多通道高速数据采集、并行DSP处理的工程实践问题.测试并分析了自主研发超短波无线电监测系统终端处理设备的处理速度、采样有效位数、实际信噪比、传输速度等核心技术指标,实验证明系统性能稳定可靠.     

多光源并行化算法的实现

针对在绘制具有真实感的图形中光照处理模块串行处理速度慢的问题,提出多光源光照算法的并行化,采用负载均衡的并行策略,重新优化计算模型,单独计算环境光、散射光、镜面光及衰减因子后叠加在一起。计算不同的PE(处理单元)个数使用了不同的分配方案来提高处理速度。实验结果表明,将多光源光照算法并行化,可充分利用资源,发挥多核处理器的处理能力,提高了资源利用率。     

基于FPGA的高速图像处理系统设计

针对坦克图像处理中存在的系统集成度不高、处理速度较慢等问题,设计了一种基于FPGA的高速图像处理系统。该系统通过在FPGA上配置Nios Ⅱ软核处理器以及图像采集、处理和显示等功能模块来实现其主要硬件电路,并结合系统的软件设计实现了多路图像信号的采集以及图像的放大/缩小、裁剪和叠加显示等功能。由于采用了可编程芯片和并行处理技术,该系统具有集成度高、维修性好、图像处理速度快和实时性强等优点。     

视频图象实时处理器的设计

介绍了一个用于目标自动跟踪仿真实验系统的视频图象实时处理器.该处理器硬件由图形图象处理芯片TMS34010和高速数字处理芯片TMS320C25构成,采用相关跟踪算法时,对目标模板32×32象素和搜索区64×64象素处理能达到实时.     

基于IPSec的下一代高性能安全处理器的体系结构

IPSec是目前适合所有Internet通信的惟一一种安全技术。通过分析IPSec的处理过程,指出网络安全处理器的使用是IPSec协议高效实现的关键,并详细介绍了目前典型安全处理器的结构和应用。由于目前的网络安全处理器无法满足OC 48及其以上速率接口的处理要求,对下一代高速网络安全处理器的体系结构进行了分析和预测。     

基于DSP的OEM板GPS定位数据处理

介绍了利用DSP处理器进行OEM板GPS定位数据处理的方法,重点讨论了基于高速实时数字信号处理器的串行通信接口进行数据通信的处理方法.     

流的大小与传输速率相结合的双门限检测算法

提出基于流传输速率与数据量的双门限检测算法。为满足高速网络传输的性能要求,使用Hash表存储流检测的数据结构,将Hash表的冲突处理与基于流速率的缓存替换相结合以实现高效的大流检测,通过限制Hash桶的容量,确保报文的处理性能。真实网络数据的仿真测试结果表明:所提算法在相近的存储开销下,保持了较高的处理性能,准确性优于基于最近最少使用算法的大流检测及其派生算法以及基于统计计数的紧凑型空间节省算法。     

军事信息网的混沌模型

针对军事信息网络的流量控制中出现的非线性问题,提出了基于存储转发的网络拥塞控制的通用混沌模型.该模型考虑了节点正在处理的信息量,能处理的最大信息量,剩余存储能力,缓存中待处理的信息量等几个导致网络拥塞问题的因素之间的关系,建立了网络拥塞控制的混沌模型.通过对模型进行模拟分析,获得了拥塞发生时各因素之间的比例关系值.分析了指挥控制网中网络节点的混沌特性和军事信息网作为一个复杂的动力系统的特性.