战场电磁环境相似构设技术框架研究

战场电磁环境构设的需求有两方面：部队训练电磁环境构设和装备试验电磁环境构设。构建了基于相似性科学的战场电磁环境相似构设技术框架。研究了战场电磁环境构设的相似建模技术,主要针对电磁设备实体及其行为进行建模;研究了构设系统的相似分析技术,构设系统相似度以构成要素相似度和要素特性相似度为基础综合衡量系统相似度;研究了相似仿真技术,阐述了其技术原理和方法程序。以电子对抗部队训练电磁环境构设为例,讨论了多种构设建模手段的综合运用。     

海战场网电空间作战能力建设问题研究

网电空间是继陆、海、空、天之外的第五维空间。随着信息化战争的不断发展演化,网电空间战的地位和作用日渐凸显。海战场网电空间包括海战场上所使用的指挥控制网、战场通信网、预警探测网、卫星通信网、导航定位网和战术数据链,具有物理隔离、无线通信、高度加密、复杂异构、协议专用、强抗干扰等显著特点。加强海战场网电空间作战能力建设需要重点关注四个方向的问题：确定科学的作战指导思想,统筹建立作战指挥机构,深入作战理论技术研究,强化攻防作战训练。     

C4ISR体系结构设计方法

系统体系结构的设计在C4ISR系统开发中具有重要的地位,文章深入研究了目前运用广泛的三种C4ISR系统体系结构分析设计方法面向过程分析方法、面向对象设计方法和三维视图方法,分析了各种方法的优缺点并进行了比较;讨论了C4ISR体系结构设计方法和C4ISR系统本身的发展趋势以及两者之间的密切关系,对C4ISR系统体系结构的建设提出了自己的看法.     

C4ISR系统体系结构设计集成环境

C4ISR系统体系结构设计是系统综合集成的基础.针对C4ISR体系结构框架2.0,分析了体系结构产品的特点,研究了体系结构产品设计工具的分类以及应该具有的功能,提出体系结构产品设计工具的集成框架和基于体系结构核心数据库的数据管理机制,并实现了体系结构产品设计工具以及体系结构设计集成环境.     

基于XMSF的组播拥塞控制模型的设计与研究

采用叠加组播技术为XMSF提供多对多的通信服务,同时使用拥塞控制机制保证其网络服务质量。提出了一种新的组播拥塞控制模型,在MAX-PLUS代数基础上采用线性循环法分析计算了其吞吐量,经过仿真验证了该模型的可行性和灵活性。     

信息对抗效能评估通用仿真框架研究

本文提出了一种信息对抗效能评估通用仿真框架的体系结构,在此基础上,对基于该体系结构的建模方法进行了研究。     

军网的舆情监测和舆论引导

军队网络的快速发展,为军队政治工作的创新发展提供了前所未有的机遇,占领这块舆论宣传阵地开展思想政治工作是我们面临的紧迫任务。舆情监测和舆论引导对我们管好用好军网具有非常重要的作用。要运用舆情监测,为决策提供科学依据;要加强舆论引导,丰富思想政治教育的方式方法。     

基于异构并行计算的软件雷达通用硬件架构设计

软件雷达系统功能由软件定义是雷达未来发展的一个趋势,这对系统硬件计算性能和数据传输带宽提出了很高的要求,因此将异构并行高性能计算技术引入软件雷达领域。根据系统功能逻辑,构建了软件雷达硬件平台系统,利用先进的异构并行计算技术,设计了一个具体的通用硬件平台架构。该平台通过独立的高速采集卡完成回波信号的采集与A/D变换,利用FPGA刀片异构服务器完成雷达信号实时处理,通过GPU异构超级计算机完成数据处理和显控,利用InfiniBand网络和磁盘阵列完成数据的高速传输与存储。通过性能分析,该硬件平台能够满足现代雷达对计算速度和传输带宽的性能需求。     

基于MDO方法的卫星集成设计系统分析与实现

为解决多学科设计优化方法中多学科设计、多学科分析、多学科优化过程与卫星总体设计流程集成的问题,采用变复杂度建模技术,并借鉴产品数据管理思想,设计并实现了面向总体设计的卫星集成设计软件系统。阐述了软件的设计思想、系统组成和功能特点,并给出了月球探测卫星概念设计问题的具体应用实例,结果表明软件在解决多学科设计优化方法应用于卫星集成设计问题时的可行性。     

面向图计算应用的处理器访存通路优化设计与实现

针对图计算应用的访存特点,提出并实现一种支持高并发、乱序和异步访存的高并发访存模块(High Concurrency and high Performance Fetcher, HCPF)。通过软-硬件协同的设计方法,HCPF可同时处理192条共8种类型的内存访问请求,且访存粒度可由用户定义,满足图计算应用对海量低延迟细粒度数据访问的需求。同时,HCPF扩展了基于内存语义的跨计算节点定制互连技术,支持远程内存的细粒度直接访问,为后续实现分布式图计算框架提供技术基础。结合上述两个核心研究内容,基于流水线RISC-V处理器核,设计并实现了可支持HCPF的RISC-V片上系统(System-on-Chip,SoC)架构,搭建基于FPGA的原型验证平台,并使用自研测试程序对HCPF进行初步性能评测。实验结果表明,HCPF相比原有访存通路,最高可将基于数组和随机地址的两种随机内存访问性能分别提升至3.5倍和2.7倍。远程内存直接访问4 Byte数据的延时仅为1.63μs。