排序方式: 共有95条查询结果,搜索用时 15 毫秒
21.
为提高模拟电路的软故障诊断能力,提出一种基于深度卷积神经网络(DCNN)特征提取的极限学习机(ELM)诊断方法.先利用DCNN在特征提取方面的优势,从含有电路故障信息的信号中自主提取有辨识力的特征;利用ELM出色的分类性能,构建获取特征的故障诊断模型;通过Sallen-Key带通滤波器电路的故障诊断实验对提出方法进行了验证.仿真结果表明,提出的基于DCNN的故障特征提取方法优于传统KPCA与KSLPP方法,与ELM分类器集成后得到的诊断准确率达到98.2%,有助于改善模拟电路的故障诊断精度,从而验证了其可行性和有效性. 相似文献
22.
张永平 《中国人民武装警察部队学院学报》2001,17(6):62-63
以RC串联电路为例,介绍一阶线性电路交流暂态过程的基本分析方法.通过三种不同方法的比较,归纳出对于不同电路应当采取不同处理办法. 相似文献
23.
针对主流方法对弱小目标识别效率低的问题,提出了一种基于可变卷积与迁移学习的小样本检测方法。基于可变卷积思想改进特征提取主干网络,实现在少量数据上达到和普通卷积在大量数据上相等的学习能力。设计一种Soft-NMS共同作用的方法降低多目标重叠容易出现的漏检问题。通过在公开数据集PASCAL VOC和实测弱小目标数据集上的实验表明,所提算法实现小样本条件下对实测弱小目标的检测与识别,且与原始方法相比性能有显著提高,在公开数据集上较原算法提高了5.5%,在实测数据集上较原算法提高了8.3%。 相似文献
24.
为解决传统神经网络模型过参数化问题,提高深度学习模型工程化实现的效率,提出了基于GA的结构化模型压缩算法.该方法从全局搜索空间对模型各层卷积核进行结构化剪枝,并以"高检测精度,低网络规模"为准则建立适应度函数,解决传统权重剪枝易陷入局部最优和剪枝结果对硬件平台不友好问题,获得精度损失低、模型压缩率高的轻量化模型结构. 相似文献
25.
为了提升合成孔径雷达(Synthetic Aperture Radar,SAR)图像舰船目标检测的精度和速度,对卷积神经网络(Convolutional Neural Network,CNN)在SAR图像舰船目标检测上进行了研究。通过改进OTSU方法对SAR图像进行分割,并且用最小外接矩形将疑似目标标记出来;依据矩形中心在原始图像上提取出固定大小区域作为候选区域;将提取的目标通过训练好的卷积神经网络进行判定,去除虚警目标并将检测结果在原图中标记出来。实测数据的实验结果表明,该算法在降低虚警的同时提升了检测速度。 相似文献
26.
针对轴承故障成分常以周期性冲击成分出现在振动信号中,而冲击信号常被强大噪声淹没,导致轴承故障诊断难度较大的问题,提出一种基于改进的最大相关峭度解卷积(IMCKD)与谱负熵的故障特征提取方法。首先,采用改进的最大相关峭度解卷积以最大相关峭度为目标对原始振动信号进行降噪处理,检测信号中的周期性冲击成分;然后,以最大谱负熵值为准则寻找信号的最佳分析频段;最后,通过平方包络解调提取出轴承的故障特征。仿真和实测信号验证了该方法的有效性。 相似文献
27.
为了实现模型的实时和嵌入式运行,提出了一种轻量级的卷积神经网络结构。通过采用较小的滤波器尺寸和引入深度可分离卷积,可大量减少模型参数,提高模型非线性表达能力;在网络末端引入子像素卷积层,直接从原始低分辨率图像学习到高分辨率图像的映射,计算成本为原来的1/k2(k为放大因子)。在Set5数据集上的实验表明,所提模型的速度较经典的图像超分辨率重建算法速度提高了25.8倍,能够在通用GPU上实时运行,峰值信噪比平均提高了0.17 dB,并且参数只有它的35%。 相似文献
28.
29.
为了加快卷积神经网络模型的计算速度,便于大规模神经网络模型在嵌入式微处理器中的实现,以FT-matrix2000向量处理器体系结构为研究背景,通过对多核向量处理器体系结构的分析和对卷积神经网络算法的深入研究,提出将规模较小的卷积核数据置于标量存储体,尺寸较大的卷积矩阵置于向量存储体的数据布局方案。针对矩阵卷积中数据难以复用的问题,提出根据卷积核移动步长的不同动态可配置的混洗模式,通过对所取卷积矩阵元素进行不同的移位操作,进而大幅提高卷积矩阵数据的复用率。针对二维矩阵卷积由于存在数据相关性进而难以多核并行的问题,提出将卷积矩阵多核共享,卷积核矩阵多核独享的多核并行方案。设计了卷积核尺寸不变、卷积矩阵规模变化和卷积矩阵尺寸不变、卷积核规模变化的两种计算方式,并在主流CPU、GPU、TI6678、FT-matrix2000平台进行了性能对比与分析。实验结果表明:FT-matrix2000相比CPU最高可加速238倍,相比TI6678可加速21倍,相比GPU可加速663 805倍。 相似文献
30.
矩阵乘卷积算法能够为各种卷积配置提供高性能基础实现,是面向给定芯片进行卷积性能优化的首要选择。针对国防科技大学自主研制的飞腾异构多核数字信号处理器(digital signal processor, DSP)芯片的特征以及矩阵乘卷积算法自身的特点,提出了一种面向多核DSP架构的高性能并行矩阵乘卷积实现算法ftmEConv。该算法由输入特征图转换、卷积核转换、矩阵乘以及输出特征图转换这四个均运行在通用多核DSP上的并行化部分构成,通过有效挖掘通用DSP核中功能单元的潜力来提升各个部分的性能。实验结果表明,ftmEConv实现了高达42.90%的计算效率,与芯片上的其他矩阵乘卷积算法实现相比,获得了高达7.79倍的性能加速。 相似文献