众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

支持原位计算的高效三角矩阵乘法向量化方法

向量化算法映射是向量处理器的难点问题。提出一种高效的支持原位计算的三角矩阵乘法向量化方法:将L1D配置为SRAM模式,用双缓冲的乒乓方式平滑多级存储结构的数据传输,使得内核的计算与DMA数据搬移完全重叠,让内核始终以峰值速度运行,从而取得最佳的计算效率;将不规则的三角矩阵乘法计算均衡分布到各个向量处理单元,充分开发向量处理器的多级并行性;将结果矩阵保存在乘数矩阵中,实现原位计算,节省了存储空间。实验结果表明,提出的向量化方法使三角矩阵乘法性能达到1053.7GFLOPS,效率为91.47%。     

基于LPC3250的小型无人机航姿系统的设计

航向和姿态是无人机飞行控制系统的重要参数,传感器系统是整个无人机飞行控制系统的核心。采用LPC3250ARM9处理器、MEMS传感器以及存储器设计无人机航姿系统,完成传感器的数据采集与处理,获得无人机的航姿信息,最后进行数据传输。将Linux操作系统嵌入到无人机航姿系统中,实现系统的实时任务调度和进程管理。结果显示,该系统达到了无人机航姿系统的小型化、低功耗、高精度的目标。     

基于多目标优化的任务计划建模及方法

针对任务计划在进行多目标优化时采用进化算法求解效率较低的问题,设计了一种结合分组策略的非支配排序遗传(NSGA-Ⅱ)算法,可以快速有效地得到合理的分组结果。基于分组结果,调整NSGA-Ⅱ算法的步骤,灵活地进行种群初始化,使最终分配结果各优化的目标有了明显的改善,提高了算法的效率。通过实验分析,验证了所提方法的可行性和有效性。     

反导指控系统处理器与操作系统选用研究

反导火力单元指控系统对计算机性能的要求很高,以往单核心串行处理的模式已经不能满足其数据处理速度要求。因此,针对反导新的需求,对反导火力单元指控系统处理器与操作系统的选用进行了研究,通过对仿真试验结果数据的分析,给出了选用建议。     

数字波束形成技术(DBF)在雷达中的应用

数字波束形成技术是天线波束形成原理与数字信号处理技术相结合的产物,其广泛应用于阵列信号处理领域。由于电磁工作环境的恶化和大量射频干扰的存在,在极低的信干噪比(SINR)条件下进行目标检测和信息提取十分困难。对于阵列系统,往往采用自适应数字波束形成(ADBF)技术,来抑制强干扰和方向性干扰对有用信号的影响。介绍了数字波束形成器的基本原理及其DSP的实现结构。     

基于FPGA的高速图像处理系统设计

针对坦克图像处理中存在的系统集成度不高、处理速度较慢等问题,设计了一种基于FPGA的高速图像处理系统。该系统通过在FPGA上配置Nios Ⅱ软核处理器以及图像采集、处理和显示等功能模块来实现其主要硬件电路,并结合系统的软件设计实现了多路图像信号的采集以及图像的放大/缩小、裁剪和叠加显示等功能。由于采用了可编程芯片和并行处理技术,该系统具有集成度高、维修性好、图像处理速度快和实时性强等优点。     

逐步增加Ⅱ型截尾样本下k/N(G)系统可靠性指标的置信区间

在逐步增加Ⅰ型截尾样本下,研究k/N(G)系统可靠性指标的区间估计问题。假设部件寿命服从指数分布,利用极大似然法和Bayes方法,首先给出了部件失效率的Bayes近似置信区间,其次推导出了系统可靠度和平均寿命的Bayes近似置信区间的计算公式。最后给出随机模拟例子,并对置信区间的精度进行了讨论。     

一种面向多核处理器的高效并行PCA-SIFT算法

提出一种面向多核处理器的并行PCA-SIFT算法,采用数据级并行方法实现并行的特征提取和特征点匹配,将计算任务分配到各个DSP核并行处理,充分开发多核处理器的多级并行性.实验结果表明,并行PCA-SIFT算法对各种不同图像形变的图像具有良好的适应性,具有接近串行PCA-SIFT算法的图像匹配能力,平均加速比达3.12.     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。