JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

软判决Viterbi译码算法及其在C54X DSP的实现

本文描述了Viterbi译码算法,以及如何在TMS320C5402上实现软判决的Viterbi译码算法。文中给出了详细的软件代码,最后分析了完成一次译码所需要的MIPS。     

专用字符集译码逻辑的程序优化设计

提出了一种组合逻辑译码电路优化设计的基本原则 ,给出了基于该优化设计原则的程序设计所涉及的关键数据结构和算法 ,并利用现有中小规模译码驱动电路 744 8系列芯片和门电路等实现了工程实践中需要的特殊字符集译码优化设计的参考电路 .     

基于MATLAB/GUI的MIMO通信仿真软件设计与实现

为满足采用不同调制方式和空时编码类型的MIMO(Multiple Input Multiple Output)通信的性能分析需求,在深入研究MIMO通信机理和空时编译码机理基础上,基于MATLAB/GUI软件环境进行MIMO通信仿真软件设计,实现了对不同参数条件下MIMO通信系统性能分析的可视化、可交互性。仿真结果表明DBLAST(Diagonal Bell-Labs Layered Space-Time)在4FSK(Frequency Shift Keying)和QPSK(Quadrature Phase Shift Keying)调制方式下性能较优,利用设计的仿真软件可对MIMO通信的参数优化配置提供指导。     

Turbo码的迭代译码及在DS-CDMA系统中的应用

本文在简单介绍了Turbo码基本原理的基础上，主要分析了Turbo码的基于MAP译码算法和基于SOVA译码算法的迭代译码方法及其性能。为了进一步验证Turbo码的迭代译码性能，并与卷积码的性能进行比较，重点论述了Turbo码在DS-CDMA移动通信系统的码率与扩频增益折衷设计、迭代译码性能和仿真结果分析。     

一种加速收敛的LDPC码译码算法

对高斯信道下LDPC(Low-Density Parity-Check)码的传统的译码算法进行分析,指出影响收敛速度的原因,并提出了一种基于整数运算的加速收敛的LDPC码译码算法。该算法融合分层译码(Layered Belief Propagation)算法、带偏移量的最小和算法(Offset Min-Sum)以及量化的优势。仿真验证表明该算法有效地减少了译码复杂度,加速了译码收敛,且性能上同传统的量化最小和算法相比没有下降。     

低复杂度LDPC码译码算法

提出了一种低复杂度的LDPC码译码算法CSPA(combined sum-productalgorithm),该算法初始迭代采用和积译码算法(SPA),当大部分信息趋于稳定时,将算法切换到选择节点更新算法(SNU)。仿真表明:在中长码时,新算法克服了SNU算法收敛速度慢和较高错误平台的不足;与和积译码算法相比,该算法以微弱的性能损失换取复杂度的有效降低。     

两跳OFDM译码转发中继系统的功率分配研究

分析了系统总功率约束和各节点独立功率约束条件下的中继信道,提出了以最大化系统容量为准则的两跳中继系统联合子载波配对和功率优化分配算法。算法先进行子载波配对,然后选出一组信道增益最大的子载波进行平均功率分配,最后通过迭代得到功率分配结果。为了进一步降低系统复杂度,我们利用相邻子载波之间的相关性,用若干相邻子载波组成一个等效子信道。仿真结果表明,所提算法可以在大大降低反馈量的情况下达到和注水功率分配几乎相同的系统容量。