关于Tu-Deng函数的一个注记

2009年,Tu和Deng在一个组合猜想成立的基础上,构造了同时具有最优代数免疫性、最优代数次数和高非线性度的一类偶数元布尔函数.这类函数被称为Tu-Deng函数.基于同一猜想,Tu和Deng又构造了同时具有次最优代数免疫性、最优代数次数和较高非线性度的一类偶数元的l -阶弹性函数.通过研究由Tu-Deng函数导出的两个布尔函数的级联的密码学性质,在Tu-Deng猜想成立的基础上,给出一类奇数元的1 -阶弹性布尔函数.这类函数同时具有次最优代数免疫性、最优代数次数和较高非线性度.     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

流编程模型下的存储一致性模型

在流编程模型下建立了一个新的存储一致性模型--流一致性模型,它比传统的释放一致性模型更加松弛.讨论了流一致性模型对程序设计和系统设计的要求,给出了一个正确的系统实现,并且指出流一致性模型的编程和实现并不比现有的一致性模型复杂.     

二维矩阵卷积在向量处理器中的设计与实现

为了加快卷积神经网络模型的计算速度,便于大规模神经网络模型在嵌入式微处理器中的实现,以FT-matrix2000向量处理器体系结构为研究背景,通过对多核向量处理器体系结构的分析和对卷积神经网络算法的深入研究,提出将规模较小的卷积核数据置于标量存储体,尺寸较大的卷积矩阵置于向量存储体的数据布局方案。针对矩阵卷积中数据难以复用的问题,提出根据卷积核移动步长的不同动态可配置的混洗模式,通过对所取卷积矩阵元素进行不同的移位操作,进而大幅提高卷积矩阵数据的复用率。针对二维矩阵卷积由于存在数据相关性进而难以多核并行的问题,提出将卷积矩阵多核共享,卷积核矩阵多核独享的多核并行方案。设计了卷积核尺寸不变、卷积矩阵规模变化和卷积矩阵尺寸不变、卷积核规模变化的两种计算方式,并在主流CPU、GPU、TI6678、FT-matrix2000平台进行了性能对比与分析。实验结果表明:FT-matrix2000相比CPU最高可加速238倍,相比TI6678可加速21倍,相比GPU可加速663 805倍。     

一种时空数据流中范围聚集查询共享策略

根据查询谓词的相似性来实现计算共享是数据流查询优化的主要策略之一,主要针对时空数据流中基于滑动窗口的范围聚集问题进行查询优化,采用时间片段和空间片段分别描述滑动窗口之间和空间范围谓词之间的重叠。提出基于时空分片技术将时空数据流元组分成互不重叠的时空片段。范围聚集查询首先基于时空片段生成中间结果,然后根据查询条件与时空片段的映射关系生成查询结果。实验表明,提出的时空分片策略能大大提高时空数据流中范围聚集查询的性能。     

TCP协议面向字节流问题的探讨和商榷

TCP协议是TCP／IP协议族中的主要协议之一，同时也是比较复杂的一个协议。正确理解TCP协议的特点和基本原理，对全面掌握计算机网络课程基本概念，进而全面掌握因特网的使用有着重要的意义。文章对TCP协议的面向字节流特性进行了深入探讨，指出了谢希仁编著的《计算机网络》（第五版）中对该问题的论述中存在的问题，并提出了自己的改进意见与作者商榷。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

一种面向多核处理器的高效并行PCA-SIFT算法

提出一种面向多核处理器的并行PCA-SIFT算法,采用数据级并行方法实现并行的特征提取和特征点匹配,将计算任务分配到各个DSP核并行处理,充分开发多核处理器的多级并行性.实验结果表明,并行PCA-SIFT算法对各种不同图像形变的图像具有良好的适应性,具有接近串行PCA-SIFT算法的图像匹配能力,平均加速比达3.12.     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。     

基于LPC3250的小型无人机航姿系统的设计

航向和姿态是无人机飞行控制系统的重要参数,传感器系统是整个无人机飞行控制系统的核心。采用LPC3250ARM9处理器、MEMS传感器以及存储器设计无人机航姿系统,完成传感器的数据采集与处理,获得无人机的航姿信息,最后进行数据传输。将Linux操作系统嵌入到无人机航姿系统中,实现系统的实时任务调度和进程管理。结果显示,该系统达到了无人机航姿系统的小型化、低功耗、高精度的目标。