全文获取类型
收费全文 | 210篇 |
免费 | 39篇 |
国内免费 | 13篇 |
出版年
2024年 | 3篇 |
2023年 | 17篇 |
2022年 | 5篇 |
2021年 | 5篇 |
2020年 | 8篇 |
2019年 | 1篇 |
2018年 | 2篇 |
2017年 | 1篇 |
2016年 | 4篇 |
2015年 | 6篇 |
2014年 | 15篇 |
2013年 | 10篇 |
2012年 | 11篇 |
2011年 | 14篇 |
2010年 | 10篇 |
2009年 | 15篇 |
2008年 | 13篇 |
2007年 | 18篇 |
2006年 | 9篇 |
2005年 | 10篇 |
2004年 | 6篇 |
2003年 | 8篇 |
2002年 | 8篇 |
2001年 | 9篇 |
2000年 | 6篇 |
1999年 | 8篇 |
1998年 | 9篇 |
1997年 | 5篇 |
1996年 | 3篇 |
1995年 | 1篇 |
1994年 | 5篇 |
1993年 | 2篇 |
1992年 | 5篇 |
1991年 | 3篇 |
1990年 | 1篇 |
1989年 | 4篇 |
1988年 | 2篇 |
排序方式: 共有262条查询结果,搜索用时 12 毫秒
181.
182.
183.
“论证逻辑”的突破 总被引:1,自引:0,他引:1
武宏志 《兵团教育学院学报》2001,11(2):37-40
5 0年代以来在英语国家的逻辑研究、大学教学和一般社会教育中逐渐流行起来的批判思维教育、论辩研究、谬误分析、新修辞学和非形式逻辑 ,都是从不同角度对论证结构、评估问题的研究。对具体问题深究之细 ,前所未有 ;其专著之丰富与再版之快令人吃惊。然而 ,我国学术界对此所知甚少。只是最近才逐渐知道有“非形式(论证 )逻辑”这回事。因此 ,向国内学人介绍近年来的论证逻辑著作不无意义。 相似文献
184.
专用字符集译码逻辑的程序优化设计 总被引:1,自引:0,他引:1
提出了一种组合逻辑译码电路优化设计的基本原则 ,给出了基于该优化设计原则的程序设计所涉及的关键数据结构和算法 ,并利用现有中小规模译码驱动电路 744 8系列芯片和门电路等实现了工程实践中需要的特殊字符集译码优化设计的参考电路 . 相似文献
185.
欧钢 《国防科技大学学报》2001,23(1):66-72
流水时序调度是专用数字信号处理器高层综合中的一个困难而急待解决的问题 ,文中提出了一种有着鲜明物理意义的归一化定时数据流图 ,基于节点移动研究了合法流水调度变换的内部机理 ,从而证明从任一合法的初始流水调度出发 ,通过合法的节点移动可以搜索到设计空间中任何一个合法的流水调度。一个合法、完备的变换集 ,为寻优搜索的算法应用于流水调度解决了理论和算法实现问题。文中还给出了一些实验结果。 相似文献
186.
PROLOG数据库存放着构成PROLOG程序的子句以及表示成子句的全局数据,它的组织与管理是实用PROLOG系统的关键,这一点在提高执行效率的编译型PROLOG系统中尤为如此。本文以YH-SIM——一个扩充了的WAM模型为基础,提出一种新颖的编译型PROLOG数据库结构形式,其中·过程中的子句索引与子句彼此分离; ·子句索引块分成多个专门的子索引块; ·一个子句按两种形式存放,子句代码和子句项(源子句形式)。二者分离且共享同一索引,因此代码库和项库的管理是一体化的。这些结构化的特征,有力地支持PROLOG数据库的操作及管理(子句的插入删除,以及空间分配与回收)。文中还介绍了一种简明有效的管理方法。 相似文献
187.
为了增强爆炸零门在应用中的稳定性,降低对沟槽装药装填工艺的要求,以间隙零门为研究对象,提出了以导爆索代替部分沟槽装药结构的方法。对具有不同尺寸参数的导爆索、沟槽装药以及零门间隙进行组合试验,以期通过试验得到装填工艺简单且控制通道对信号通道作用稳定的装填物质组合。研究结果表明,通过对由导爆索构成的爆炸零门进行合理的参数配置,能够实现在提升零门装置稳定性的同时又保证其可靠性。 相似文献
188.
态势估计是数据融合体系中的一个重要层次,针对态势估计过程中的语义挑战,引入描述逻辑的概念作为语义推理的逻辑基础.通过描述逻辑良好的语义定义以及提供可判定的推理服务,来给符号分配意义并限制符号可能的解释,消除其中的语义障碍.介绍了描述逻辑的概念、体系和推理, 通过实例说明了这种应用的可能性,并给出功能模型. 相似文献
189.
王天虹 《海军工程大学学报》2003,15(1):98-102
结合模糊神经网络和小脑模型连接控制CMAC理论,提出训练时间短、精度高的CMAC模糊神经网络方法,给出了网络结构、算法,并通过一个维修经费预测实例讲述了这种算法. 相似文献
190.
针对战场视频情报的编解码,提出了一种基于HEVC标准的帧内编码器的硬件结构及算法实现,支持分辨率为2160@30fps视频的实时帧内编码操作。编码器基于码域的bin计数和基于变换域的失真估计简化率失真分析,可以对大量帧内预测模式进行筛选。同时建立单独的4×4块重构回路,以支持帧内4×4模式;不同尺寸的块交叉处理以补偿重构回路的延时。编码器的实现使用了TSMC-90 nm芯片的1 086 k门以及52 kB片上内存。在2160p@30fps视频序列下,相比于HM软件,BD-Rate均值为5.46%。 相似文献