延迟驱动的FPGA高扇出信号线快速布线算法

采用基本的延迟驱动Pathfinder布线器对FPGA高扇出信号进行布线,大部分时间会用于初始化寻路的优先级队列,而初始化工作主要是将已得到的布线树中的布线资源结点插入优先级队列.但是分析发现,并非所有被插入的资源结点对布线都是有帮助的.因此提出了一种基于树剪枝的优先级队列初始化算法,这种算法对已有的布线树中的资源点进...     

一种提高应用层组播转发速率的机制

针对应用层组播报文转发的特点,提出了一种能够提高应用层组播转发速率的新机制.该机制降低了应用层组播报文从主机内存到网卡缓冲区之间数据复制的次数,节省了CPU处理开销.理论分析表明该机制能够降低应用层组播延迟和提高应用层组播转发速率.实验验证了该机制的可行性与有效性.     

三相逆变器新型积分控制加状态反馈控制

三相逆变器在实际运行中,不平衡负载工况较为常见,原因是传统积分控制加状态反馈控制无法实现三相输出电压的对称性。针对该问题提出了不平衡负载条件下三相逆变器新型积分控制加状态反馈控制策略,并通过仿真和实验验证了该策略能有效降低不平衡负载时三相逆变器输出电压的不平衡度,从而获得对称的三相输出电压波形。     

THO-MAC:一种两跳优化的低延迟低功耗无线传感器网络介质访问控制协议

功耗与延迟是无线传感器网络介质访问控制协议设计首要考虑的两个问题。提出了一种新的传感器网络低延迟、低功耗、接收节点初始化异步介质访问控制协议——THO-MAC协议。通过准确预测接收节点的唤醒时间,THO-MAC协议调度发送节点侦听信道,从而减少发送节点空闲侦听能量浪费。THOMAC协议在发送节点两跳转发节点集中选择使报文两跳转发延迟最小的转发节点,从而降低报文传输延迟。使用NS2模拟器对THO-MAC协议进行了详细模拟。模拟结果显示,与RI-MAC和Any-MAC协议相比,THOMAC协议可以减少35.5%和18%的报文传输延迟,同时节省23.5%和15.5%的节点功耗。     

基于升余弦滤波的基带预失真环路延迟补偿

传统的基带预失真环路延迟估计和补偿方法估计过程复杂,收敛速度慢,补偿信号存在混迭失真,影响预失真系统的性能。为此,提出了一种新的基带预失真器环路延迟估计和补偿方法,该方法采用黄金分割法完成环路延迟搜索,用升余弦滤波器完成环路延迟补偿。其环路延迟估计搜索速度快,准确度高,环路延迟补偿后信号失真小,应用该方法的基带预失真系统NMSE指标较传统方法优化17 dB。     

农十三师红星一场陈列馆

为存史育人,让更多的人了解和认识农十三师红星一场的发展历程,2006年,红星一场党委决定建立场史陈列馆。陈列馆占地220平方米,总投资30余万元,陈列各类     

基于全脉冲分段转发的LFM雷达干扰方法

线性调频(LFM)脉冲雷达输出信号时延敏感于输入信号频率,基于此,文中提出了一种基于雷达全脉冲信号分段转发的干扰方法,通过对雷达完整脉冲信号的合理分段并排序转发,在LFM脉冲压缩雷达匹配滤波处理后形成多假目标干扰。利用群延迟原理揭示了脉冲分段转发干扰机理;根据干扰信号频谱和匹配滤波原理,推导了多假目标输出形式;给出了假目标幅度不低于真目标时脉冲分段数计算公式及假目标数目最多时对应的转发次序要求;仿真实验验证了理论分析的正确性。     

跟踪干扰对延迟锁定码跟踪环性能的影响

本文分析了跟踪干扰对跳频系统中码跟踪环性能的影响。它使参考码与接收码之间的相位误差均值偏移,相位误差方差增大,环路失锁慨率增加,以及间接地使误码率上升。     

采访对象访前心理探析

一、采访对象访前心理的内涵及研究意义访前心理是采访对象在接受采访前的思想感情等内心活动.记者的采访对象涉及社会各个阶层,由于生活经历、职业特点、所处环境、知识水平、道德修养、性格等的不同,既有群体心理,又有个性心理.群体心理是某些身份、处境、工作相同的人群的共同心理及表现.例如一般干部善于归纳分析,说话有条理,遇事冷静;科教人员态度严谨认真,讲话注意分寸;普通工农群众初次与记者见面容易拘谨腼腆,熟悉后一般能热心倾谈,等等.个性心理是每个人在特定条件下特有的心理,它因人而异,千差万别.     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。