排序方式: 共有18条查询结果,搜索用时 15 毫秒
1.
随着软硬件系统规模和功能的不断扩充,状态空间爆炸问题严重影响了模型检验的进一步发展与应用,成为验证大规模系统的瓶颈.在显式模型检验工具Murphi的基础上,针对其可达状态空间组织存在的问题进行改进,提出了基于整型指针与Fibonacci散列的可达状态空间组织方法,实现了一个高效的显式模型检验原型系统,在确保验证正确的同时有效缩短了验证时间,并能在系统规范不可满足的情况下给出反例,有助于系统设计人员快速定位错误.理论分析和实验结果表明了本方法的有效性. 相似文献
2.
针对Cache一致性协议状态空间爆炸问题,提出共享集合伪临界值(Pseudo-cutoff)的概念,并以采用释放一致性模型的CC-NUMA系统为例,分析了共享数据的分布情况,推导出在一定条件下共享集合伪临界值为4的结论,有效优化了目录Cache协议状态空间,并提出了解决小概率的宽共享事件的方法.实验数据表明,基于伪临界值的协议模型优化,能够有效缩小Cache协议状态空间,加快验证速度,扩大验证规模. 相似文献
3.
从HDL设计描述中提取电路在VLSI设计验证、低功耗分析、测试生成等方面有广泛的应用需求。提出了一种采用程序切片技术实现的新的电路提取方法,并深入论述了基于程序切片技术从Verilog描述中进行电路提取的理论基础。该方法可以为每一个感兴趣的信号获取其"链接切片"。与以前的方法相比,该方法的优点是细粒度的、不受书写格式的限制,并且能处理更多Verilog的语法元素。该方法已经被集成到现有设计流程中,实验结果表明其方便、高效,有良好的通用性。 相似文献
4.
针对路由器中的交叉开关分配,提出面向网络延迟均衡性的分配策略,旨在通过更加公平的交叉开关分配策略提升网络延迟均衡性,从而进一步提升系统性能。通过在全系统模拟器上运行SPEC CPU2006实验表明,与传统的分离式分配策略和最新的TS-Router分配策略相比,延迟标准差分别平均降低了13. 8%和3. 9%,而最大延迟分别平均降低了45. 6%和15. 1%。在系统性能方面,相比于TS-Router,所提分配策略在IPC上平均提升了0. 8%。在分离式分配器的基础上完成了硬件实现,并给出了速度、面积和功耗方面的开销评估。 相似文献
5.
针对超大规模集成电路布局过程中时序优化问题,提出一种时序驱动的详细布局方法。对设计进行时序分析并获取时序违反路径集合,对路径上两个连续固定单元间的线网进行平滑处理,以减小路径曲折度以及减少线长。再针对每一个可移动单元与其相邻的线网建立二次规划时序模型,求解局部最优布局位置。对于给定的测试电路,实验结果表明,最差的时序违反与总的时序违反均有明显改善,采用ICCAD2015竞赛的测试模板和评价方法,总的时序性能有45~350 min的提升。 相似文献
6.
带隙基准电压源是各类模拟/数模混合集成电路中的基础性部件,其性能直接决定了整体电路的稳定性。CMOS工艺中的衬底三极管的放大倍数β较小,"发射极-基极"通路对三极管的集电极电流的分流作用十分显著,导致带隙基准温度稳定性下降。此外,低电压条件下的电路缺乏足够的电压裕度,电源噪声的影响已经不可忽略,基准源的抗电源噪声能力亟待加强。针对上述两个问题,分别提出了自适应的"发射极-基极"电流补偿技术和使用电容直接耦合电源噪声负反馈的方案。基于0.18μm CMOS工艺的实现结果表明,在-55℃~150℃范围内,电源电压1.8V情况下,输出基准电压的温度系数可达8.2ppm/℃,且中/高频段的电源抑制比得到大幅度提高,直流段电源抑制比更可达-90dB。 相似文献
7.
针对参数化系统状态空间爆炸问题提出了一个通用的参数化系统二维抽象框架TDA。对所有进程单独进行抽象,利用参数化系统的设计思想,隐藏系统参数构建全系统的抽象模型,最大限度地剔除了原始系统中的冗余信息。建立的具有真并发语义的参数化系统的形式化模型,更适合描述一般意义上的并发系统,较好地解决了验证大规模同构和异构系统的空间激增问题。理论推导和实例均证实了TDA的正确性和合理性。 相似文献
8.
分布式对象技术是当前实现企业应用集成的主流技术。本文首先介绍了基于分布式对象技术的CAD集成框架支撑平台的总体结构,以此为基础,设计了大型电子设备并行设计CAD集成框架的体系结构,提出“框架总线+软构件”的框架模型,最终探讨了集成框架具体的实现方法和技术。 相似文献
9.
传统的物理原型方法已不能满足现代工程产品,特别是新型武器装备发展的需要。协作虚拟原型是在分布式环境下,多领域专家协作建立虚拟原型的方法和技术。应用协作虚拟原型技术,可以使产品的设计者、使用者和制造者,在产品研制的早期,在虚拟环境中,直观形象地对虚拟的产品原型进行设计优化、性能测试,以及制造仿真和使用仿真。 相似文献
10.
为了加快卷积神经网络模型的计算速度,便于大规模神经网络模型在嵌入式微处理器中的实现,以FT-matrix2000向量处理器体系结构为研究背景,通过对多核向量处理器体系结构的分析和对卷积神经网络算法的深入研究,提出将规模较小的卷积核数据置于标量存储体,尺寸较大的卷积矩阵置于向量存储体的数据布局方案。针对矩阵卷积中数据难以复用的问题,提出根据卷积核移动步长的不同动态可配置的混洗模式,通过对所取卷积矩阵元素进行不同的移位操作,进而大幅提高卷积矩阵数据的复用率。针对二维矩阵卷积由于存在数据相关性进而难以多核并行的问题,提出将卷积矩阵多核共享,卷积核矩阵多核独享的多核并行方案。设计了卷积核尺寸不变、卷积矩阵规模变化和卷积矩阵尺寸不变、卷积核规模变化的两种计算方式,并在主流CPU、GPU、TI6678、FT-matrix2000平台进行了性能对比与分析。实验结果表明:FT-matrix2000相比CPU最高可加速238倍,相比TI6678可加速21倍,相比GPU可加速663 805倍。 相似文献