排序方式: 共有16条查询结果,搜索用时 15 毫秒
1.
并行是提高计算机性能最主要的方法,随着集成电路生产工艺的不断发展,除了在单个芯片内集成更多的处理器核外,通过集成高速互连网络接口构建多路并行系统一直是提高高性能计算机并行性的主要方式。提出了一种面向多核微处理器的互连接口的设计方案,基于精简的PCI-E总线协议,采用高速串行数据传输技术,支持Cache一致性报文和大块数据传输报文,能够用于实现4个处理器的直接互连。模拟结果表明,优化设计的互连接口每个接口能够实现64Gbps的双向最大有效带宽,最小传输延迟为120ns,能够较好平衡不同报文类型对带宽和传输延时的要求。 相似文献
2.
在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。 相似文献
3.
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。 相似文献
4.
软件总线为复杂软件系统的构件组织和管理提供了平台.为规范软件总线体系结构开发,建立了软件总线结构模型,并对其通讯、构件管理、任务调度、接口控制等功能实现进行了研究,提出了软件总线框架结构及其基于软件总线的软件系统开发流程和方法. 相似文献
5.
针对当前高性能计算机光互连网络中存在的光缓冲不易实现的问题,提出了一种无缓冲的光互连网络结构BOIN,并在对网络结构进行建模和分析的基础上,研究了网络的吞吐率随不同的输入负载和网络规模而变化的规律,给出了在一定的互连总规模和输入负载下,网络实际吞吐率达到最大值时网络拓扑结构所必须满足的条件.最后用模拟实验证明了这一结果的正确性. 相似文献
6.
空间填充曲线是进行数据降维处理的典型方法。首先给出对角线空间填充曲线的映射规则,该规则使得在高维情况下存在唯一曲线,并且每一维度上的格点数目不受限制。然后提出等势面的概念,推导出不同等势面上格点数量的递推关系。在此基础上,给出基于查表的对角线空间填充曲线映射算法,该算法执行快、可扩展性好,其时间复杂度随维度的增加呈线性增长。 相似文献
7.
高性能计算机系统越来越多采用集群系统,集群系统的性能极大地依赖于通信接口.基于片外SRAM保存地址变换表的用户级通信方法,极大地增加了芯片和系统的设计复杂度和成本.在传统基于I/O总线的HCA基础上,提出并实现了一种新型的Free-Memory的众核处理器片上通信接口,去掉了本地存储器接口,通过高效的cache管理策略... 相似文献
8.
介绍了北斗、短波授时技术;对高稳恒温晶振及其频率特性进行分析的基础上,设计了一种基于北斗卫星、短波无线电授时的高精度时钟系统;该系统通过利用北斗接收处理模块、短波授时接收模块得到的秒脉冲信号、时间信息,经过延迟修正处理、脉冲滤波、脉冲补偿、脉冲统计得到标准的秒脉冲信号,实现对恒温晶振频率的校准,获得一个短期及长期频率稳定度都比较优良的时间频率标准,同时利用校频后恒温晶振分频出的1pps信号对时间芯片进行校准,对外输出高精度时间信息;对恒温晶振校频系统的基本工作原理及部分模块电路图进行了说明,试验结果表明,在时间不长于1h内,频率准确度优于1×10-10;该系统实用方便的方法达到了将晶体振荡器校准到较高指标的目的。 相似文献
9.
10.