排序方式： 共有4条查询结果，搜索用时 15 毫秒
1
1.
针对自主设计的M-DSP,提出并设计实现了一种基于Tag副本(S-Tag)的片上SRAM DMA访问数据相关性维护机制,该机制以流水化方式实现,在基本对CPU无打扰的前提下,有效支撑了DMA数据的无阻塞传递。仿真和芯片实测结果表明,该机制硬件开销较小,并在有效带宽和带宽利用率上均优于已有典型同类芯片。 相似文献
2.
一种面向应用的NOC缓冲区分配算法 总被引：2，自引：1，他引：1
片上互连网络是片上通信问题的有效解决方案,但其存在严重的资源限制.输入缓冲区占据片上网络总面积的显著部分,同时其容量大小对不同应用映射后获得的性能有重要影响.给出一种面向应用数据负载的NOC缓冲区分配算法,针对不同的应用映射,该算法可以根据数据流量分布特征实现各个路由器输入通道上缓冲区资源的定制分配.实验结果表明,使用该算法后,系统缓冲区资源得到了更有效的利用.与均匀分配缓冲区的NOC系统相比,采用该算法实现的缓冲区分配方案使系统在保持性能变化不大的情况下,能够节省约50%的缓冲区总容量. 相似文献
3.
CABAC(Context based Adaptive Binary Arithmetic Coding)是H.264/AVC主要档次以上配置中推荐采用的熵编码方法.相比其他的熵编码方法,CABAC能够节省编码码率,但其计算串行性强,不能较好适应片上多核环境.针对这一问题提出了基于多线程的CABAC并行编码方法.大量实验统计表明,该方法负载划分较为均衡,对序列熵编码的单独加速比最高可达1.78. 相似文献
4.
针对视频编码中存在的各种不同的亚像素插值方法,提出了一种支持多种标准的可配置插值结构.该结构采用2个独立的8阶插值滤波器,每个滤波器配置一个独立参数寄存器,可灵活配置任意1/4像素位置的滤波系数,从而实现对各种亚像素插值方法的支持.2个滤波器采用两步法策略进行插值,可以减少约46%的计算量.采用SMIC 0.13μm CMOS标准单元工艺对该结构进行综合,其工作频率可以达到 400MHz,面积约为32.6k门.实验结果显示,该滤波结构工作在250MHz时,可满足1920×1080、30fps的高清视频应用的实时插值计算. 相似文献
1