首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   5篇
  免费   3篇
  2017年   1篇
  2013年   1篇
  2012年   1篇
  2009年   2篇
  2008年   1篇
  1999年   1篇
  1986年   1篇
排序方式: 共有8条查询结果,搜索用时 15 毫秒
1
1.
石伟 《国防》2008,(3):59-60
所谓军事斗争经济保障模式,是指为了维护国家安全利益和应对战争的需要,进行经济方面准备和保障的总体样式和基本方式。综合国力的显著提高,社会主义市场经济体制的日益完善,标志着我国经济社会发展迈入了新的历史时期。建设信息化军队、打赢信息化战争成为军队建设目标,也显示出我国国防建设进入新的发展阶段。在新的历史条件下,我国军事斗争经济保障面临新的更高要求。当前,我周边局势复杂多变,构建新时期军事斗争经济保障模式,对于增强各项工作的针对性和可操作性,提高经济动员效能有着重要意义。  相似文献   
2.
在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。  相似文献   
3.
针对高可靠微处理器软容错设计,提出了一种新的可靠性度量标准,增强的平均无失效工作量,以解决现有度量标准没有综合考虑性能、面积、功耗开销带来的可靠性降低的缺点;提出了一种评估方法对增强的平均无失效工作量以及两种控制流检测技术进行定量评估。评估结果表明,软硬件结合的控制流检测技术较好地折中了可靠性、性能、面积和功耗。量化评估指标全面考虑了多种开销对微处理器可靠性的影响,采用相应的评估方法可以更加准确地对微处理器可靠性加固手段进行定量评估,以指导设计探索和设计优化。  相似文献   
4.
国民经济动员指标体系初探   总被引:1,自引:0,他引:1  
国民经济动员指标体系建立的基本思路决定于国民经济动员的基本特征。指标的构建可采用“部门法”和“项目法”两个基本方法。指标的选择应依据国防需要原则、规范公开原则、物理属性原则、系统完整原则、实力与潜力指标兼顾原则。  相似文献   
5.
这场新技术革命指的是从七十年代后期兴起的新兴技术群为基础、信息革命为中心的技术变革,在这些新兴技术群中,微电子学、电子计算机技术和新材料,将对飞机、机载火控系统和航空武器的发展起着极大的推动作用。例如新一代复合材料飞机、先进电传和光传操纵系统、综合  相似文献   
6.
低功耗微处理器中异步流水线设计   总被引:2,自引:0,他引:2  
随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重.上述这些因素促使人们将注意力逐渐转向异步电路设计.在设计异步微处理器过程中,异步流水线的设计是一个非常重要的问题.首先总结了微处理器设计中出现的各种流水线结构,并给出了相应的异步实现;然后提出了一种异步流水线设计流程,用于加速异步流水线的设计;最后利用提出的流程设计实现了几种异步功能单元,实验结果表明异步电路能够有效降低电路的功耗.  相似文献   
7.
片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构导致了报文传输延迟及数据翻转次数增加。提出一种基于层次位线缓冲的异步FIFO结构,设计实现了一种新的异步路由器结构。相对于传统异步路由器,新的异步路由器能够有效降低路由器设计的硬件复杂度,减少数据的冗余翻转,降低功耗。实验结果表明在相同配置的情况下,新异步路由器面积降低了39.3%;当异步FIFO深度为8的时候,新异步路由器能够获得41.1%的功耗降低。  相似文献   
8.
ADTA-1:一种嵌入式异构双核微处理器   总被引:1,自引:0,他引:1  
针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1).该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索.  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号