65纳米工艺双层三维静态存储器的软错误分析与评估

首先搭建了3D SRAM软错误分析平台,可以快速、自动分析多层die堆叠结构3D SRAM的软错误特性。此平台集成了多种层次模拟软件Geant4、TCAD、Nanosim,数据记录处理软件ROOT,版图处理软件Calibre,以及用于任务链接和结果分析的Perl和shell脚本。利用该平台,对以字线划分设计的3D SRAM和同等规模的2D SRAM分别进行软错误分析,并对分析结果进行了对比。对比分析表明2D 和3D SRAM的翻转截面几乎相同,但3D SRAM单个字中发生的软错误要比2D SRAM更严重,导致难以使用ECC技术对其进行加固。静态模式下2D SRAM和3D SRAM敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。     

引入电流变化率的电源分布网络最差噪声分析算法

随着时钟频率的增加以及电源电压的降低,电源完整性问题日益凸显。将电流变化率加入到最差噪声算法的电流约束中,能够在任意电流变化率的情况下分析电源分布网络的最差噪声,从而获得更加真实的最差噪声。另外,利用改进的Knuth-Yao四边形不等式法对基于动态规划的最差噪声算法进行加速,加速后算法的时间复杂度从O(n~2m)降为O(mnlogn)。     

基于BIST的3D SRAM中TSV开路测试算法研究与实现

基于3D-IC技术实现的3D SRAM,其电路中使用了大量的TSV。目前TSV制造工艺尚未成熟,使得TSV容易出现开路或短路故障,从而给3D SRAM的测试带来新的挑战。现有的2D BIST测试方式能够探测到3D SRAM中存在的故障,但并不能判定是TSV故障还是存储器本身故障；TSV专用测试电路虽然能够探测出TSV的故障,但需要特定的测试电路来实现,这就增加了额外的面积开销,同时加大了电路设计复杂度。基于此,本文提出了一种使用测试算法来探测TSV开路故障的方法,在不使用TSV专用测试电路且不增加额外面积开销的情况下通过BIST电路解决3D SRAM中TSV的开路故障检测问题。结果显示该TSV测试算法功能正确,能够准确探测到TSV的开路故障,并快速定位TSV的开路位置。     

65 nm工艺双层三维静态存储器的软错误分析与评估

新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。     

3D SRAM中TSV开路测试算法研究与实现

基于三维集成电路技术实现的三维静态随机存储器,其电路中使用了大量的过硅通孔。目前过硅通孔制造工艺尚未成熟,使得过硅通孔容易出现开路或短路故障,从而给三维静态随机存储器的测试带来新的挑战。现有的过硅通孔专用测试方式虽然能够探测出过硅通孔的故障,但需要特定的测试电路来实现,这就增加了额外的面积开销,同时加大了电路设计的复杂度。因此,提出一种使用测试算法来探测过硅通孔开路故障的方法。在不增加额外面积开销的情况下,通过内建自测试电路解决三维静态随机存储器中过硅通孔的开路故障检测问题。结果显示,该过硅通孔测试算法功能正确,能够准确探测到过硅通孔的开路故障,并快速定位过硅通孔的开路位置。