高速数字电路的PCB设计

描述了高速数字电路的非理想因素以及减少反射和串扰的措施。结合DSP硬件设计,给出了电源设计、时钟设计和关键信号线设计中的高速设计经验和原则。     

采用PLD技术加快数字电路的设计速度

以Ａｌｔｅｒａ公司的ＰＬＤ系列器件为例,介绍了有关ＦＰＧＡ和ＣＰＬＤ可编程逻辑器件的基本特点和应用。同时结合ＭＡＸ＋ＰＬＵＳＩＩ开发系统,介绍了开发ＰＬＤ器件的一般过程,指出采用ＰＬＤ器件可以提高数字电路设计的速度和质量,是ＥＤＡ技术发展的必然趋势。     

导弹武器系统数字电路干扰与噪声的防治

针对现代导弹武器系统数字电路的特点,讨论分析了现代导弹武器系统数字电路的抗干扰能力、干扰与噪声产生的原因及危害性,提出了防治、减小和排除干扰与噪声的对策。     

高速数字电路信号完整性设计

随着电子产品日愈复杂,电路板工作频率不断提升,从而导致信号完整性问题。从工程应用角度阐述了高速电路的概念,列举了典型的信号完整性问题,如反射、串扰、电源和地噪声、定时等,提出信号完整性设计中所应遵循的设计方法,如控制走线长度、特征阻抗控制与计算,仿真技术等,并讲解了真实的设计案例,具有工程应用实际参考价值。     

遗传蚂蚁算法(GAAA)在数字电路智能测试中的应用

随着VLSI设计规模的日益增大,对于电路的测试生成(Automatic Test Pattern Generation.ATPG)也有了新的要求.提出了一种基于遗传算法和蚂蚁算法融合的数字电路智能测试生成算法,克服了传统算法计算量大、需对电路逻辑有较深刻认识的缺陷,而且也避免了以往的遗传算法和蚂蚁算法容易陷入局部最优的不足.研究表明这种算法效果较同类其他算法好,而且在大规模电路中尤能显示其特点.     

基于简并性的数字电路鲁棒性研究

借鉴生物系统中的简并性理论,对数字电路的简并性进行了定义,并利用生物鲁棒度概念和简并性的计算方法,实现了数字电路的简并度度量与鲁棒性计算,通过实验分析了简并度、覆盖率、关键节点与电路鲁棒度的关系.实验结果表明,在数字电路冗余结构中,简并度越高,覆盖率越大,关键节点比例越小,电路的鲁棒度越高.为数字电路可靠性设计提供了一种新的技术途径.     

雷电电磁脉冲对数字电路的辐照耦合试验研究

以某装备上的串行数据分配电路为试验对象,研究了雷电电磁脉冲对该电路的辐照耦合,并通过改变脉冲场的强度、极性、被试对象在场中的方向以及被试器件的类型,探讨了雷电电磁脉冲对数字电路的耦合规律。     

基于EWB的数字电路仿真实验教学系统

本文介绍利用ElectronicsWorkbench(简称EWB)专业电路设计软件,建立数字电路仿真实验教学系统的方法,以此作为数字电路实验教学的重要补充,符合"以虚代实"、"以软代硬"的当代实验技术的发展潮流。     

雷电电磁脉冲对数字电路的干扰机理研究

通过对雷电电磁脉冲与数字电路的能量耦合途径分析 ,提出了器件地概念 ,在电磁脉冲作用期间 ,电路中的器件地出现瞬态电位差 ,造成电路误翻转或损坏 ,这是电磁脉冲对数字电路的主要干扰机理。通过对非门和多谐振荡器单元的实验 ,证实了这一结论。     

高速数据帧检测的CPLD实现

分析了ＰＬＤ的特点及其在高速数字电路中的应用前景,结合可编程逻辑器件设计软件ＭＡＸ＋ＰＬＵＳＩＩ,详细讨论了高速数据帧同步码误码检测电路的设计原理和步骤,最后,采用ＡＬＴＥＲＡ公司的ＣＰＬＤ中的ＦＬＥＸ１０Ｋ的器件对检测电路进行了实现。