AVS解码中插值算法的硬件实现

在AVS标准中的插值算法采用分像素提高视频解码的清晰度,也是解码端主要的访存和计算瓶颈.为了得到分像素位置的像素值,需要参考其周围相邻的像素值;针对亮度和色度插值设计了一种基于流水线的并行架构,计算出不同位置上的分像素值,提高了解码系统的运算速度,与其他设计完成的解码器模块配合,在FPGA上实现AVS高清实时解码.     

新中国第一辆坦克诞生记——写在内蒙古一机集团成立六十周年之际

六十年的时光见证了内蒙古一机集团那段激情燃烧的峥嵘岁月,第一辆用前苏联零件组装的中国造坦克走下流水线,宣告了中国第一辆国产坦克试制成功,结束了中国人不能制造坦克的历史     

判定执行的功耗优化

判定执行消除分支指令,有助于提高性能,但执行额外的指令会造成能量浪费。尽早作废无效的判定指令,可以减少能量消耗。针对Itanium2处理器,修改流水线功能划分,提前读取谓词的值,提出谓词相关情况下的流水线停顿方法。模拟结果表明,提前读取谓词并作废无效指令,能减少能量浪费,提高能量效率。     

一种基于FPGA的32位快速加法器设计

针对采用流水线结构设计的32位加法器系统延迟时间长的问题,设计了一个4级流水线结构的32位加法器,并对这个流水线结构进行了分析改进,设计了一个两级流水线结构的32位加法器。     

DLX虚拟处理器流水线性能分析

介绍了DLX虚拟处理器的结构特征和流水线处理机的工作原理,通过矩阵乘法运算实例模拟了程序在DLX虚拟处理器中的流水执行过程,并利用DLX的统计分析工具对流水线的性能进行对比分析,提出了流水线处理过程中潜在问题的解决方法,为设计和改进流水线结构及提高流水线处理机中算法的执行效率提供了参考依据。     

自适应光学波前实时处理机结构设计

本文介绍的波前处理机是１．２ｍ望远镜自适应光学系统的关键部件之一,吞吐率高,延时小,是具有高速数据处理能力的实时处理系统。为满足系统的高速度性能,系统设计在实时性、并发性的基础上,将图象数据采集加入流水线,并对波前处理中自然存在的子任务作“去相关”’处理,建立了图象采集、斜率计算、波前复原间流水线操作。图象读出时间的利用及流水线的建立,大大减少了时延,降低了系统实时性要求。流水线处理与高度并行处理相结合,也是本处理机设计的一大特色。     

高速A/D数据采集系统的干扰分析及其对策

分析了高速Ａ／Ｄ数据采集系统硬件软件存在的干扰,讨论了提高系统功能、增强可靠性、减少数据采集误差应采取的对策。结果表明,文中所提出的措施非常有效。     

基于ADSP2181的Turbo-code译码算法的研究

并行级联卷积码是近几年发展起来的一种性能接近信容量极限的信道编码技术,而影响它的实际应用的一个主要因素是它的译码复杂度很大。在本文中我们针对结合跳频抗干扰系统的ｔｕｒｂｏ编码,用ＤＳＰ实现阿上应的译码。文中给出了ＤＳＰ实现的译码器结构,并分析了编译码的若干参数对系统性能的影响。     

数字阵列雷达及其关键技术进展

随着高速ADC器件和高性能通用处理器的发展,雷达的数字化程度越来越高。分析了数字阵列雷达的优点;介绍了现有的典型数字阵列雷达系统,总结了数字阵列雷达的典型结构;介绍了高速ADC器件、高速采集板、正交解调和通道均衡等关键技术的发展现状。随着相关技术的不断进步,阵列雷达必然向着数字化、软件化和多功能的方向发展。     

具有吞吐量和时延约束的软件无线电波形部署决策算法

针对当前具有吞吐量和时延约束的软件无线电波形部署决策算法在内存开销方面考虑的不足,提出一个更为通用的波形部署决策系统模型,将波形的处理开销、内存开销和通信带宽开销都纳入到波形部署决策过程中,并设计了一种基于动态规划的波形部署决策算法以最小化波形对平台各种计算资源的占用总和。仿真结果表明,内存对波形部署决策具有重要影响,与未考虑内存开销的解决方案相比,平台支持的平均最大波形数目和平均处理资源利用率均下降40%左右。