|
|||||
|
|
| 双信道LPC声码器的微机实现 | |
| 引用本文： | 史世平.双信道LPC声码器的微机实现[J].军事通信技术,1984(2). |
| 作者姓名： | 史世平 |
| 摘 要： | 本文介绍2400bit/s双信道线性预测编码(LPC)声码器的硬件实现。该声码器硬件部分采用最新的2900系列“位片”微处理器和2k RAM和1k ROM数据存储器。系统设计成双总线结构,时钟周期208ns。该声码器的一大特点是能同时处理两个话音信道。全文着重对该声码器系统的固化程序(firmware)开发作了详细叙述。对声码器的硬件设计也作了介绍。 |
| 本文献已被 CNKI 等数据库收录！ | |