摘 要: | 针对国防科技大学自主研发的异构多核数字信号处理(digital signal processing,DSP)芯片的特征以及卷积算法自身特点,提出了一种面向多核DSP架构的高性能多核并行卷积实现方案.针对1×1 卷积提出了特征图级多核并行方案;针对卷积核大于1 的卷积提出了窗口级多核并行优化设计,同时提出了逐元素向量化计算的核内并行优化实现.实验结果表明,所提并行优化方法实现单核计算效率最高能达到64.95%,在带宽受限情况下,多核并行扩展效率可达到48.36%~88.52%,在典型网络ResNet50 上的执行性能与E5-2640 CPU相比,获得了5.39 倍性能加速.
|