|
|||||
|
|
| 用于DDR3访存优化的数据缓冲机制 | |
| 作者姓名： | 陈胜刚 付兴飞 曾思 刘胜 |
| 作者单位： | 国防科学技术大学 计算机学院,国防科学技术大学 计算机学院,国防科学技术大学 计算机学院,国防科学技术大学 计算机学院 |
| 基金项目： | 国家自然科学基金青年基金项目（61402499,61602493,61402500,61672526） |
| 摘 要： | 为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。 |
| 关 键 词： | DDR3控制器 访存优化 数据缓冲 |
| 收稿时间： | 2016-09-09 |
| 修稿时间： | 2017-07-03 |
| 本文献已被 CNKI 等数据库收录！ | |
| 点击此处可从《国防科技大学学报》浏览原始摘要信息 | |
| 点击此处可从《国防科技大学学报》下载免费的PDF全文 | |