| 基于硬件复用的RS编码与译码体系结构 |
| |
| 引用本文： | 潘红兵,席泽敏,谭思炜.基于硬件复用的RS编码与译码体系结构[J].海军工程大学学报,2014,26(5). |
| |
| 作者姓名： | 潘红兵 席泽敏 谭思炜 |
| |
| 作者单位： | 海军工程大学电子工程学院,武汉,430033 |
| |
| 摘 要： | 基于FPGA可重复配置原理,提出了一种硬件复用的RS码编码译码体系结构,用以解决传统RS码编译码器实现方式硬件资源消耗量大的问题.该编译码器中的可重构计算模块可根据配置信息改变逻辑电路结构,满足编码和译码过程中不同算法的计算需要.最后,采用VHDL实现了以上编译码器,并在Quartus II中进行了综合验证.结果表明:该编译码器能满足多种纠错能力的RS码编译码,通过硬件复用技术可提高硬件资源利用效率.
|
| 关 键 词： | 硬件复用 FPGA RS编译码器 |
RS encoding and decoding architecture based on hardware reusability |
| |
| PAN Hong-bing,XI Ze-min,TAN Si-wei.RS encoding and decoding architecture based on hardware reusability[J].Journal of Naval University of Engineering,2014,26(5). |
| |
| Authors: | PAN Hong-bing XI Ze-min TAN Si-wei |
| |
| Abstract: | |
| |
| Keywords: | hardware reusability FPGA RS codec |
| 本文献已被 万方数据 等数据库收录！ |
|
