| 纳米级变频器及加法器的新概率建模方法 |
| |
| 引用本文： | 李建平,王森华,赵刚.纳米级变频器及加法器的新概率建模方法[J].后勤工程学院学报,2009,25(3):88-91. |
| |
| 作者姓名： | 李建平 王森华 赵刚 |
| |
| 作者单位： | 1. 后勤工程学院,国际小波分析应用研究中心,重庆,400016
2. 后勤工程学院,干部任职培训大队,重庆,400016 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划)，国家自然科学基金，重庆市自然科学基金 |
| |
| 摘 要： | 纳米级数字电路应用时,必须考虑设备故障对纳米级设计的影响.在马尔可夫新特性随机场基础上,提出了纳米级变频器和加法器的概率逻辑模型,并用它们来建模概率行为.实验分析显示设备故障的概率分布极大依赖于系统结构及其他运行参数.
|
| 关 键 词： | 纳米级 概率逻辑 变频器 加法器 |
A New Probabilistic Modelling of Nanoscale Inverters and Adder |
| |
| LI Jian-ping,WANG Sen-hua,ZHAO Gang.A New Probabilistic Modelling of Nanoscale Inverters and Adder[J].Journal of Logistical Engineering University,2009,25(3):88-91. |
| |
| Authors: | LI Jian-ping WANG Sen-hua ZHAO Gang |
| |
| Abstract: | During the application of nano-scale digital circuit,the device failure must be taken into account in the nanoscale design.Based on the Markov random field with new features,this paper presents the probabilistic logic model to model the probabilistic behavior of nanoscale inverter and adder.The analysis shows that the device probability distribution highly depends on the system structures and other performance parameters. |
| |
| Keywords: | nanoscale probability logic inverter adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
