| 基于FPGA的硬件协议栈精简实现 |
| |
| 引用本文： | 胡冠敏,徐志军,许广杰.基于FPGA的硬件协议栈精简实现[J].军事通信技术,2011(3):61-65. |
| |
| 作者姓名： | 胡冠敏 徐志军 许广杰 |
| |
| 作者单位： | 解放军理工大学通信工程学院研究生1队;解放军理工大学通信工程学院电子信息工程系 |
| |
| 摘 要： | 数据传输过程中准确性与高速性是基本的指标。针对高速网络内数据传输量大的应用需求,文章利用硬件描述语言,将TCP/IP中与UDP相关的协议栈按需精简后移植入FPGA中,通过UDP协议在硬件平台中开发网络数据传输的应用以切合大数据量的需求。在保证准确性的前提下,网络数据传输速率达到千兆网的性能。该设计使协议栈模块硬件化,易于集成在具有网络数据传输需求的系统或设备中。
|
| 关 键 词： | 现场可编程门阵列 协议栈 用户数据包协议 硬件描述语言 千兆网 模块化 |
Design and Implementation of Reduced Hardware Protocol Stack Based on FPGA |
| |
| HU Guan-min,XU Zhi-jun,XU Guang-jie.Design and Implementation of Reduced Hardware Protocol Stack Based on FPGA[J].Journal of Military Communications Technology,2011(3):61-65. |
| |
| Authors: | HU Guan-min XU Zhi-jun XU Guang-jie |
| |
| Institution: | 1(1.Postgraduate Team 1 ICE,PLAUST,Nanjing 210007,China;2.Department of Electronic Information Engineering,ICE) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
