| IRFPA非均匀性校正系统中的关键电路设计 |
| |
| 引用本文： | 周冰,王永仲,何永强.IRFPA非均匀性校正系统中的关键电路设计[J].军械工程学院学报,2005,17(6):15-18. |
| |
| 作者姓名： | 周冰 王永仲 何永强 |
| |
| 作者单位： | 军械工程学院光学与电子工程系 河北石家庄050003 |
| |
| 基金项目： | 国家高技术“863”计划项目(2003AA775093) |
| |
| 摘 要： | 介绍了一种焦平面阵列探测器非均匀性的多点实时校正系统,该系统具有校正精度高、易于实现、实时性强等优点。同时介绍了该系统中的重要逻辑模块———12 b it×8 b it乘法器的VHDL设计,该乘法器占用FPGA硬件资源少,运行实时性好。
|
| 关 键 词： | 非均匀性校正 FPGA 乘法器 VHDL |
| 文章编号： | 1008-2956(2005)06-0015-04 |
| 修稿时间： | 2005年3月22日 |
Design for the Critical Circuit of the IRFPA Nonuniformity Correction System |
| |
| ZHOU Bing,WANG Yong-zhong,HE Yong-qiang.Design for the Critical Circuit of the IRFPA Nonuniformity Correction System[J].Journal of Ordnance Engineering College,2005,17(6):15-18. |
| |
| Authors: | ZHOU Bing WANG Yong-zhong HE Yong-qiang |
| |
| Abstract: | The paper introduces a multi-point and real-time method of correcting the nonuniformity of IRFPA.It is of high correction precision,easy to of realized and be real-time.Its important logic module,amultiplier with 12 bit by 8 bit and its design with VHDL is also introduced.The multiplier is of a good real-time property and consumes a little source of FPGA. |
| |
| Keywords: | nonuniformity FPGA multiplier VHDL |
| 本文献已被 CNKI 维普 等数据库收录！ |
