| 一种VXI总线高精度时钟源的设计 |
| |
| 引用本文： | 谢志刚,颜国强,魏震生.一种VXI总线高精度时钟源的设计[J].军械工程学院学报,2002,14(4):48-51. |
| |
| 作者姓名： | 谢志刚 颜国强 魏震生 |
| |
| 作者单位： | 军械工程学院光学与电子工程系 河北石家庄050003
(谢志刚)，军械工程学院科研部 河北石家庄050003
(颜国强)，军械工程学院光学与电子工程系 河北石家庄050003(魏震生) |
| |
| 摘 要： | 阐述了基于VXI总线的高精度时钟源模块的组成框图及基本原理 ,由FPGA器件实现VXI总线寄存器基接口电路及控制功能 ,采用AD985 0DDS (直接数字频率合成器 )实现高精度分频功能 ,提出了用ECL器件实现延迟调节与输出驱动的设计方法 ,具有经济实用的特点
|
| 关 键 词： | VXI总线 时钟 直接数字频率合成器 可编程器件 |
| 文章编号： | 1008-2956(2002)04-0048-04 |
| 修稿时间： | 2002年9月23日 |
Design of a High Precision Clock Generator Based on VXIBus |
| |
| XIE Zhi-gang,YAN Guo-qiang,WEI Zhen-sheng.Design of a High Precision Clock Generator Based on VXIBus[J].Journal of Ordnance Engineering College,2002,14(4):48-51. |
| |
| Authors: | XIE Zhi-gang YAN Guo-qiang WEI Zhen-sheng |
| |
| Abstract: | The structure and fundamental principle of high precision clock generator is explained in this paper; the utility of VXIBus interface and control circuit is completed by FPGA device, and the frequency division is realized by AD9850 DDS chip.The method to realize the delay adjust and output driver by ECL device is put forward, which is simple and economic. |
| |
| Keywords: | VXI Bus Clock DDS FPGA |
| 本文献已被 CNKI 维普 等数据库收录！ |
