| 捷联惯导系统异步锁存计数器设计 |
| |
| 引用本文： | 江明明,吴美平,庹洲慧.捷联惯导系统异步锁存计数器设计[J].国防科技大学学报,2003,25(2):95-98. |
| |
| 作者姓名： | 江明明 吴美平 庹洲慧 |
| |
| 作者单位： | 国防科技大学机电工程与自动化学院,湖南,长沙,410073 |
| |
| 摘 要： | 介绍了采用FPGA芯片实现揭联惯导系统异步锁存计数器的设计方法,对计数器的性能进行了分析、测试。
|
| 关 键 词： | 锁存计数器 惯导系统 FPGA |
| 文章编号： | 1001-2486(2003)02-0095-04 |
| 收稿时间： | 2003/9/27 0:00:00 |
| 修稿时间： | 2003年9月27日 |
Design for Asynchronism Latching Accumulator of SINS |
| |
| JIANG Mingming,WU Meiping and TUO Zhouhui.Design for Asynchronism Latching Accumulator of SINS[J].Journal of National University of Defense Technology,2003,25(2):95-98. |
| |
| Authors: | JIANG Mingming WU Meiping and TUO Zhouhui |
| |
| Abstract: | The method which adopts FPGA chip to design for asynchronism latching accumulator of SINS is introduced. The accumulator's performance is analyzed and tested. |
| |
| Keywords: | latching accumulator inertial navigation system FPGA$$$$ |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《国防科技大学学报》浏览原始摘要信息 |
| 点击此处可从《国防科技大学学报》下载免费的PDF全文 |
