|
|||||
|
|
| 一种多核微处理器互连接口的设计与性能分析 | |
| 引用本文： | 周宏伟,邓让钰,窦强,齐树波,沈长云.一种多核微处理器互连接口的设计与性能分析[J].国防科技大学学报,2010,32(4):94-99. |
| 作者姓名： | 周宏伟 邓让钰 窦强 齐树波 沈长云 |
| 作者单位： | 1. 国防科技大学,计算机学院,湖南,长沙,410073;中国舰船研究院,北京,100191 2. 国防科技大学,计算机学院,湖南,长沙,410073 3. 中国舰船研究院,北京,100191 |
| 基金项目： | 国家"863"计划项目 |
| 摘 要： | 并行是提高计算机性能最主要的方法,随着集成电路生产工艺的不断发展,除了在单个芯片内集成更多的处理器核外,通过集成高速互连网络接口构建多路并行系统一直是提高高性能计算机并行性的主要方式。提出了一种面向多核微处理器的互连接口的设计方案,基于精简的PCI-E总线协议,采用高速串行数据传输技术,支持Cache一致性报文和大块数据传输报文,能够用于实现4个处理器的直接互连。模拟结果表明,优化设计的互连接口每个接口能够实现64Gbps的双向最大有效带宽,最小传输延迟为120ns,能够较好平衡不同报文类型对带宽和传输延时的要求。 |
| 关 键 词： | 多核处理器 互连 |
| 收稿时间： | 2009/10/9 0:00:00 |
Design and Performance Analysis of an Interconnect Interface for Multi-Core Microprocessor |
|
| ZHOU Hongwei,DENG Rangyu,DOU Qiang,QI Shubo and SHEN Changyun.Design and Performance Analysis of an Interconnect Interface for Multi-Core Microprocessor[J].Journal of National University of Defense Technology,2010,32(4):94-99. | |
| Authors: | ZHOU Hongwei DENG Rangyu DOU Qiang QI Shubo and SHEN Changyun |
| Abstract: | |
| Keywords: | PCI-E |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
| 点击此处可从《国防科技大学学报》浏览原始摘要信息 | |
| 点击此处可从《国防科技大学学报》下载免费的PDF全文 | |