首页 | 本学科首页   官方微博 | 高级检索  
   检索      

多核处理器验证中存储数据错误快速定位机制
引用本文:周宏伟,邓让钰,李永进,晏小波,窦强.多核处理器验证中存储数据错误快速定位机制[J].国防科技大学学报,2012,34(6):1-6.
作者姓名:周宏伟  邓让钰  李永进  晏小波  窦强
作者单位:国防科技大学计算机学院,湖南长沙,410073
基金项目:国家"核高基"重大专项资助项目,国家自然科学基金资助项目
摘    要:提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。

关 键 词:多核处理器  验证  存储数据错误  定位机制
收稿时间:2012/5/30 0:00:00

A fast location mechanism on memory data error for multi-core processors verification
ZHOU Hongwei,DENG Rangyu,LI Yongjin,YAN Xiaobo and DOU Qiang.A fast location mechanism on memory data error for multi-core processors verification[J].Journal of National University of Defense Technology,2012,34(6):1-6.
Authors:ZHOU Hongwei  DENG Rangyu  LI Yongjin  YAN Xiaobo and DOU Qiang
Institution:(College of Computer,National University of Defense Technology,Changsha 410073,China)
Abstract:
Keywords:multi-core processor  verification  memory data error  location mechanism
本文献已被 CNKI 万方数据 等数据库收录!
点击此处可从《国防科技大学学报》浏览原始摘要信息
点击此处可从《国防科技大学学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号