首页 | 本学科首页   官方微博 | 高级检索  
   检索      

多标准可配置的视频编码亚像素插值结构
引用本文:谷会涛,陈书明,孙书为.多标准可配置的视频编码亚像素插值结构[J].国防科技大学学报,2009,31(6):34-38.
作者姓名:谷会涛  陈书明  孙书为
作者单位:国防科技大学,计算机学院,湖南,长沙,410073
基金项目:国家高技术研究发展计划(863计划),教育部高性能微处理器技术创新团队资助项目 
摘    要:针对视频编码中存在的各种不同的亚像素插值方法,提出了一种支持多种标准的可配置插值结构.该结构采用2个独立的8阶插值滤波器,每个滤波器配置一个独立参数寄存器,可灵活配置任意1/4像素位置的滤波系数,从而实现对各种亚像素插值方法的支持.2个滤波器采用两步法策略进行插值,可以减少约46%的计算量.采用SMIC 0.13μm CMOS标准单元工艺对该结构进行综合,其工作频率可以达到 400MHz,面积约为32.6k门.实验结果显示,该滤波结构工作在250MHz时,可满足1920×1080、30fps的高清视频应用的实时插值计算.

关 键 词:亚像素插值  滤波器  运动估计  视频编码  多标准
收稿时间:7/3/2009 12:00:00 AM

A Multi-standard Configurable Sub-pixel Interpolation Architecture for Video Encoding
GU Huitao,CHEN Shuming and SUN Shuwei.A Multi-standard Configurable Sub-pixel Interpolation Architecture for Video Encoding[J].Journal of National University of Defense Technology,2009,31(6):34-38.
Authors:GU Huitao  CHEN Shuming and SUN Shuwei
Institution:GU Hui-tao,CHEN Shu-ming,SUN Shu-wei (College of Computer,National Univ.of Defense Technology,Changsha 410073,China)
Abstract:Various sub-pixel interpolation technologies are adopted in video coding applications. A multi-standard configuration interpolation architecture is proposed. It consists of two independent 8-tap filters. It can also reduce about 46% interpolation computation by a two-step filter method. Each filter includes a filter parameter register, which stores different filter parameter for various video standards. As a pipeline architecture, filter can have three filter results in one cycle. In SMIC 0.13μm CMOS process, the frequency of this architecture is up to 400MHz, and the area is about 32.6k gates. The experiment results show that, working on 250MHz, this architecture can satisfy the interpolation computation requirements of encoding 1920×1080,30fps HD video sequences.
Keywords:sub-pixel interpolationlation  filter  motion estimation  video encoding  multi-standard
本文献已被 CNKI 万方数据 等数据库收录!
点击此处可从《国防科技大学学报》浏览原始摘要信息
点击此处可从《国防科技大学学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号