| 高性能多处理机系统总线设计技术 |
| |
| 引用本文： | 苏金树,金士尧.高性能多处理机系统总线设计技术[J].国防科技大学学报,1994,16(3):54-57. |
| |
| 作者姓名： | 苏金树 金士尧 |
| |
| 作者单位： | 国防科技大学计算机系 |
| |
| 摘 要： | 本文以银河仿真Ⅱ型计算机为背景，论述面向多处理机的高性能总线的体系结构、总线特点、总线数据传输、多处理机通信等总线设计技术。
|
| 关 键 词： | 仿真机 多处理机系统 总线设计 |
| 收稿时间： | 1993/12/18 0:00:00 |
Design Technology of High Performance Bus for Multi-Processor |
| |
| Su Jinshu and Jin Shiyao.Design Technology of High Performance Bus for Multi-Processor[J].Journal of National University of Defense Technology,1994,16(3):54-57. |
| |
| Authors: | Su Jinshu and Jin Shiyao |
| |
| Institution: | The Computer Research Institute |
| |
| Abstract: | Based on YH-F2 simulation computer,the paper describes some aspects of bus design technology,such as the architecture of high performance bus,bus features,data transfermation on bus and protocol of multi-processor communication. |
| |
| Keywords: | ss:simulation computer multi-processor systom bus decign |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《国防科技大学学报》浏览原始摘要信息 |
| 点击此处可从《国防科技大学学报》下载免费的PDF全文 |
