首页 | 本学科首页   官方微博 | 高级检索  
   检索      

阵列排序器的VHDL设计方法
引用本文:欧钢,陈辉煌,沈振康.阵列排序器的VHDL设计方法[J].国防科技大学学报,1996,18(2):75-79.
作者姓名:欧钢  陈辉煌  沈振康
作者单位:国防科技大学电子技术系
摘    要:VHDL是数字电路设计和描述的标准语言。讨论了脉动阵列结构的排序运算器及其改进电路,它们简洁的VHDL描述,经计算机的综合自动生成FPGA或ASIC的门级网表。实践证明,应用VHDL可以极大地提高设计效率。

关 键 词:阵列处理,VHDL,电子设计自动化,现场可编程门阵列
收稿时间:1995/11/28 0:00:00

Sorter Array Processor Design by Using VHDL
Ou Gang,Chen Huihuang and Shen Zhenkang.Sorter Array Processor Design by Using VHDL[J].Journal of National University of Defense Technology,1996,18(2):75-79.
Authors:Ou Gang  Chen Huihuang and Shen Zhenkang
Abstract:
Keywords:
本文献已被 CNKI 等数据库收录!
点击此处可从《国防科技大学学报》浏览原始摘要信息
点击此处可从《国防科技大学学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号