高速多路复用数字滤波器硬件设计

数字滤波器(DF)是语音、图象信号处理以及数字通信中广泛使用的一种部件。由于数字滤波器中包括了大量的乘法运算,因此提高其速度,使之能实时地在系统中运行,是目前较为引人注目的一个研究课题。本文提出一种用 TTL 集成电路和 EPROM、RAM 等构成的数字滤波器硬件,可以在1兆赫时钟频率下,以十六位字长,每秒处理31.25千个抽样。在不做任何改动的情况下,可以把时钟频率提高到3兆赫。本文设计的硬件电路,可以十分方便地与各类微机接口,且能使 CPU 付出的开销减至最低限度。由于处理速度快,可以通过时分复用的方法,构成高阶数字滤波器,或者是多道复用数字滤波器,具有速度快和灵活性好的特点。