|
|||||
|
|
| 基于FPGA的移位减法除法器优化设计与实现 | |
| 引用本文： | 李旰,王红胜,张阳,陈军广.基于FPGA的移位减法除法器优化设计与实现[J].国防技术基础,2010(8):37-40. |
| 作者姓名： | 李旰 王红胜 张阳 陈军广 |
| 作者单位： | 军械工程学院,430022 |
| 摘 要： | 对一般除法器的运算过程进行分析可得出,通过快速移位操作可以实现操作数有效位的对齐,从而减少运算所需的周期,提高运算速度。设计了优化的移位减法除法器的总体结构,并详细给出了关键模块的设计。实现了32位无符号整数除法器,仿真和综合结果表明其功能正确,使用逻辑量小,运行频率可达99.23MHz。 |
| 关 键 词： | 除法器 移位减法 位对齐 判定窗口 |
Optimized Design and Implementation of Shift-Subtraction Divider Based on FPGA |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |