| VLSI与电子系统的层次化可测性设计 |
| |
| 引用本文： | 陈庆方,吴烈诩,戴昌培,赵振峰.VLSI与电子系统的层次化可测性设计[J].装甲兵工程学院学报,1996(3). |
| |
| 作者姓名： | 陈庆方 吴烈诩 戴昌培 赵振峰 |
| |
| 作者单位： | 北京自动测试技术研究所，北京自动测试技术研究所，北京自动测试技术研究所，北京自动测试技术研究所 北京，100084，北京，100084，北京，100084，北京，100084 |
| |
| 摘 要： | 论述了一种对电子系统VLSI自顶向下的层次化自动化测试方法及层次化自测试的概念和相应的可测试性设计结构,并讨论了数模混合集成电路的可测试性设计问题。
|
| 关 键 词： | 层次化自测试 可测性设计 数模混合集成电路 系统级测试 |
Hierarchical DFT for VLSI and Electronic System |
| |
| Chen Qingfang Wu Lieyu Dai Changpei Zhao Zhcnfeng.Hierarchical DFT for VLSI and Electronic System[J].Journal of Armored Force Engineering Institute,1996(3). |
| |
| Authors: | Chen Qingfang Wu Lieyu Dai Changpei Zhao Zhcnfeng |
| |
| Institution: | Chen Qingfang Wu Lieyu Dai Changpei Zhao Zhcnfeng |
| |
| Abstract: | In this paper, we introduced a hierarchical self-test scheme for VLSI electronic systems. The concept of hierarchical self-test and the design structure are discussed. A new method of testable design for mixedsignal also introduced. |
| |
| Keywords: | Hierarchical self-test DFT(testable design for testable) mixedsignal ICs system level test |
| 本文献已被 CNKI 等数据库收录！ |
