基于AD9857 的数字上变频支路设计

用数字方式实现雷达目标模拟信号的上变频处理已经成为一项重要技术,应用也越来越广泛.AD9857是AD公司推出的一款高性能数字正交上变频器件.基于DSP和AD9857实现雷达目标模拟系统的上变频支路设计,结构简洁,通用性好,能满足多种制式基带信号的上变频处理.     

正交数字上变频器AD9857的应用

本文首先给出了正交数字调制器的应用场合与优点,然后介绍了AD9857的框图、性能、引脚及其功能,接着讨论了AD9857的工作方式,数据输入,DDS核及DAC,最后阐述了AD9857的控制字及其读写控制。     

基于FPGA的无线传感器设计

现代技术可以用飞机或远程火力布撒传感器网络节点到敌方战场,用以详尽准确地探测目标战场的精确信息.针对这一数据采集传感器网络节点具体应用,运用FPGA器件Cyclone芯片实现对控制A/D转换芯片AD 1674的采样控制,利用QuartusⅡ开发平台进行软件编程实现了对的A/D转换芯片的工作时序控制,节点平台用FPGA实现MAC逻辑控制和相关帧数据处理,对模拟采样数据组帧编码,利用射频芯片实现无线链路向外传输.     

分相分段扩频码捕获算法的设计及FPGA实现

扩频码同步一直是DS／SS系统中的关键技术,本文叙述了分相分段扩频码捕获算法,并应用FPGA芯片实现。该算法能灵活考虑实际系统的要求,通过并行多个分相检测器来达到捕获时间与实现复杂度间的折衷;通过对检测器分段能很好解决频差大的系统的捕获判决问题。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

基于Zynq的战术数据链端机设计

为了适应战术数据链向小型化、单兵化的发展趋势,提出了一种基于Zynq的高性能战术数据链端机的设计方案。给出了设计流程和硬件设计原理图。实现了端机的RS编译码、CCSK软扩频、CCSK解扩解调等子模块及PS、PL之间的通信。在vivado IDE、SDK环境下选择Zynq xc7z035 FPGA芯片进行系统级综合、仿真和验证。结果表明,与传统方法相比,该方案简化了端机的实现难度、提高了集成度、帧数据处理速度可达到ms级,硬件成品适合工作在高动态、多节点的场合。     

二次雷达双门限检测接收机的研究及FPGA实现

针对基于软件无线电平台的二次雷达接收机开发,提出了一种双门限检测结构和多级对数放大的接收机设计方案。该方案基于FPGA+AD9361的硬件开发平台,使用Verilog HDL语言在Altera FPGA上完成AD9361的控制以及相关信号处理模块的开发。通过矢量信号源产生不同功率的信号对接收机进行测试,测试结果验证了方案的可行性及正确性。与传统的接收机相比,该系统能够有效剔除干扰信号,具有较大的信号接收动态范围,可以满足二次雷达接收机的要求。     

基于SOPC技术的无人机飞控系统硬件平台设计

提出了一种基于可编程片上系统(SOPC)技术的无人机飞行控制系统硬件解决方案.控制系统核心为单片FPGA芯片,处理单元采用了多个高性能32位嵌入式NiosⅡ处理器来并行处理数据.利用VerilogHDL硬件描述语言在FPGA芯片内部编写了包括图像预处理、姿态预处理、逻辑控制系统等设备.和传统的无人机控制系统相比,得益于采用SOPC技术带来的高度集成性,控制系统保证了在具有很强的数据处理能力的同时拥有较小的体积和较低的功耗.     

一种高性能调制解调芯片及其应用

本文介绍了高性能调制解调芯片HFA3783的原理和在某型扩频单元中的应用。     

EHW实现过程中VHDL程序自动生成研究

论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念,制定了具体规则和方法,奠定了硬件进化及评估过程实现全自动运行的基础,并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时,避免对不同的数据流进行格式分析,以便在通用的EDA环境中,直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖,有助于建立方便、实用的EHW环境。