基于Zynq的战术数据链端机设计

为了适应战术数据链向小型化、单兵化的发展趋势,提出了一种基于Zynq的高性能战术数据链端机的设计方案。给出了设计流程和硬件设计原理图。实现了端机的RS编译码、CCSK软扩频、CCSK解扩解调等子模块及PS、PL之间的通信。在vivado IDE、SDK环境下选择Zynq xc7z035 FPGA芯片进行系统级综合、仿真和验证。结果表明,与传统方法相比,该方案简化了端机的实现难度、提高了集成度、帧数据处理速度可达到ms级,硬件成品适合工作在高动态、多节点的场合。     

基于XML的数据链信息描述方案

针对现有数据链系统与指控系统间基于格式化消息进行信息交互,系统间耦合紧密的问题,提出了一种基于XML的数据链信息描述方案,以美军Link16为例,依据消息标准,为各类数据链消息构建XML格式的消息模板,形成消息描述模板库,实现格式化数据链消息向结构化XML文档的转化,并借助通用XML解析器,实现指控终端对战场信息的按需获取,有效地解决了数据链系统与指控系统间耦合紧密的问题。     

“联合战术信息分发系统”淡出,“多功能信息分发系统”登场——美军战术数据信息链路“改朝换代”

16号数据链(Link-16)是美国各军兵种共同使用的一种战术数据信息传输系统,是美军实施联合作战的重要物质基础,主要由“联合战术信息分发系统”(JTIDS)/“多功能信息分发系统”(MIDS)终端、指挥控制处理器以及战术数据管理系统组成。其中,JTIDS 为第一代16号数据链终端,能在作战环境下提供导航、相对定位、作战识别和指挥控制功能。MIDS 为第二代16号数据链终端,能提供抗干扰的数字化语音与数据保密通信。在不久的将来,MIDS 将逐步取代 JTIDS,成为美军战场信息传输的新纽带。     

对美军Link16数据链的干扰可行性分析与实现

详细研究了Link16数据链采用的扩频、差错控制编码等抗干扰技术及其对抗干扰性能的影响,在此基础上提出了干扰数据链工作的基本思路,建立了字差错概率条件下和消息差错概率条件下的干扰信道数分析模型并通过仿真得出了相应的最少干扰信道数量,最后提出了采用离散窄带噪声拦阻干扰的干扰方法和相关实施方案。     

基于Link 16的战术数据链网络规划平台

在深入研究Link 16战术数据链技术特点的基础上,对Link 16网络规划要素进行了描述,详细介绍了战术任务、网络参与群、网络成员、网络结构和时隙资源等要素在Link 16网络规划中所扮演的角色;依据这些要素设计了相应的网络规划流程,进一步根据该流程搭建Link 16网络规划平台。该平台可以让设计人员利用图形化方式规划复杂的Link 16网络,包括选择网络形式,确定网络成员和网络参与群,进行网络时隙资源分配;提高了网络设计效率,并能够通过多种方式展示规划结果。     

JTIDS自组织组网路由协议及性能分析

文章在分析JTIDS数据链系统消息的基础上,提出了一种支持地面组网的路由协议(JMR),在不改动现有消息内容的前提下,可以实现JTIDS端机间的无中心自组织组网,并对时延、吞吐量、交付率、路由开销等方面性能进行了仿真分析。     

SCA在数据链通信终端模块化设计中的应用

本文基于软件通信体系结构,对数据链通信终端模块化设计与实现方案进行了研究,提出了硬件模块和软件模块组成框架,并用接口定义语言(IDL)对软件模块接口进行了简要的描述。     

多平台组网OPNET仿真技术

利用网络通信仿真软件OPNET对以预警机为指控中心的多平台组网进行仿真研究。仿真参照Link16数据链,多平台之间采用TDMA方式进行组网;利用OPNET对该无线网络进行建模和仿真;并利用OPNET的ESD模块,设计了一种OPNET与外部视频流进行协同仿真的环境。最后就TDMA时隙分配策略对无线网络通信性能的影响进行了分析。     

美军数据链的新进展

为了满足战术信息传输的需要,美国等北约国家于20世纪50年代开始研制和装备“战术数字信息链路” (TADIL),简称数据链。数据链是一种按规定的消息格式和通信协议实时传输格式化数字信息的战术信息系统。在美军近几场局部战争、尤其是伊拉克战争中,数据链发挥了重要作用,已成为三军联合作战中进行实时或近实时指挥控制、战场态势信息分发的主要手段。数据链的分类主要依据的是其应用目的,从逻辑上讲不是很严格。例如,用于各军兵种多种平台之间交换不同类型信息、满足多样化任务需求的数据链一般称为通用数据链,包括 Link 11、Link 16等;专门为某个军种或某种武器系统 (如防空导弹)完成特定作战任务而设计、功能与信息交换形式较为单一的数     

Link-16战术数据链抗干扰性能评估与仿真

分析了JTIDS系统的结构与特点,重点探讨了其抗干扰性能,较全面分析了跳频、CCSK直接序列扩频、抖动、双脉冲冗余和RS编码等抗干扰技术措施,在Simulink仿真平台实现了对系统的仿真,给出了具体的仿真模型并对模型中的每个模块进行了较为详细的说明,对仿真结果进行了简要分析.     

野战有线远传接口测试信号源的设计与实现

针对野战有线远传通信接口的测试需求,设计了一种基于xDSL技术的接口测试信号源。以可编程数字器件(FPGA)为核心,配合通用模拟前端,构建可编程和可重配置的硬件接口电路。利用硬件描述语言,完成成帧解帧、加扰解扰、编码解码、滤波等功能,实现HDSL接口电路功能。实验结果表明,设计的HDSL接口功能实现正常,允许用户通过修改程序代码和系统输入来实现对接口的动态配置和维护更新,有效地解决了以集成芯片为基础的传统HDSL接口灵活性差和维护成本高的问题,并为其他信号接口系统的设计实现提供了有益的参考。     

基于FPGA的高速图像处理系统设计

针对坦克图像处理中存在的系统集成度不高、处理速度较慢等问题,设计了一种基于FPGA的高速图像处理系统。该系统通过在FPGA上配置Nios Ⅱ软核处理器以及图像采集、处理和显示等功能模块来实现其主要硬件电路,并结合系统的软件设计实现了多路图像信号的采集以及图像的放大/缩小、裁剪和叠加显示等功能。由于采用了可编程芯片和并行处理技术,该系统具有集成度高、维修性好、图像处理速度快和实时性强等优点。     

一种高速实时数据采集处理系统设计

针对目前高速数据采集中的实时性和同步性问题,提出了一种高速实时数据采集处理设计方案。根据上述方案进行了系统的硬件和软件设计,该系统以FPGA器件作为下位机控制核心,设计了时钟同步、数据采集、数据处理、数据缓存、数据通讯等功能模块;整个系统采用ARM微处理器作为上位机控制核心,基于嵌入式Linux 2.6内核进行软件编程,负责向FPGA发送设置参数和控制指令,同时对数据前端采样和处理数据进行存储、显示、统计等。经测试验证,该方案具有高速率、高精度、同步测量、实时处理、体积小、功耗低等优点。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。     

基于SOPC的陀螺星敏感器姿态确定系统

为了提高姿态确定算法的计算速度,通过对陀螺星敏感器姿态确定算法的详细分析,设计出了基于SOPC(System On a Programmable Chip)系统的卡尔曼滤波处理器.在该处理器中,对算法进行了软硬件代码划分.软件部分采用Nios II IDE编程环境进行编写和编译,硬件部分采用硬件描述语言进行构造.通过S...     

基于SOPC技术的无人机飞控系统硬件平台设计

提出了一种基于可编程片上系统(SOPC)技术的无人机飞行控制系统硬件解决方案.控制系统核心为单片FPGA芯片,处理单元采用了多个高性能32位嵌入式NiosⅡ处理器来并行处理数据.利用VerilogHDL硬件描述语言在FPGA芯片内部编写了包括图像预处理、姿态预处理、逻辑控制系统等设备.和传统的无人机控制系统相比,得益于采用SOPC技术带来的高度集成性,控制系统保证了在具有很强的数据处理能力的同时拥有较小的体积和较低的功耗.     

用FPGA 实现先行进位单元阵列除法器

介绍了用ＦＰＧＡ实现先行进位单元阵列除法器的原理及方法。本除法器在速度上不仅较软件方法快近十倍,而且较传统的硬件除法器有很大的提高;同时,利用ＦＰＧＡ设计技术,将本除法器集成在一单片的ＦＰＧＡ器件上,从而为高速处理模块的实现提供了一条十分有效的途径     

战术数据链发展现状及其对后勤信息化建设的启示

为推动信息化战争条件下后勤保障模式转变,加快后勤信息化建设,在简要介绍战术数据链相关概念及其发展现状的基础上,通过对国内外战术数据链发展现状的分析,重点论述了其对我军后勤信息化建设的启示,分析了数据链应在后勤信息化建设中发挥的重要作用及建设我军后方勤务数据链需要注意的问题.最后,从软、硬件构成要素和报文标准3方面给出了...     

警戒雷达情报数据模拟器的设计与实现

针对C3I系统中警戒雷达的扫描跟踪和雷达情报数据录取仪的数据处理以及有线传输功能进行模拟.该模拟系统包括两部分,目标情报数据的产生与数据的调制和输出.应用EVC编程实现了目标情报数据的生成和系统控制,系统数据调制采用2FSK,由FPGA编程实现.应用PC104总线和FPGA技术构建了硬件平台.     

基于DSP+FPGA的飞控系统硬件平台设计

针对某浮空器飞控系统多接口通信、低功耗、小体积、低成本的应用需求,设计了基于DSP+FPGA的飞控系统硬件平台。介绍了硬件平台总体结构设计;对飞控系统的接口资源模块及系统电源模块进行了设计;通过单板调试和搭建集成测试平台对硬件平台的硬件特性及接口功能进行了验证。验证结果表明:硬件平台具有高数据处理性能、良好接口协同工作能力、低功耗、开发成本低等特点,能够满足飞控系统的工作需求。此硬件平台可广泛应用于导航监测领域,为今后飞控系统的设计提供了广阔的思路。