一款0.18μm CMOS辐射加固差分压控振荡器

基于对称负载压控振荡器(VCO)的单粒子瞬变(SET)失效机理,应用设计加固(RHBD)技术分别改进了偏置电路和环形振荡器,设计和实现了一款0.18μm CMOS辐射加固差分VCO.模拟结果表明:加固VCO的SET敏感性大幅降低,同时还降低了抖动对于电源噪声的敏感性.虽然电路结构变化会导致频率下降,但可以通过调整电路尺寸而解决.此外,加固VCO面积开销有所降低,优于其他加固方法.     

22 nm全耗尽型绝缘体上硅器件单粒子瞬态效应的敏感区域

基于3D-TCAD模拟,研究了22 nm全耗尽型绝缘体上硅(fully depleted silicon-on-insulator,FDSOI)器件单粒子瞬态(single-event transient,SET)效应的敏感性区域。对比了使用单管和使用反相器来研究器件SET敏感性区域的方法,从而分析实际电路中重离子轰击位置对22 nm FDSOI器件SET敏感性的影响,并从电荷收集机制的角度进行了解释。深入分析发现寄生双极放大效应对重粒子轰击位置敏感是造成器件不同区域SET敏感性不同的原因。而单管漏极接恒压源造成漏极敏感性增强是导致单管与反相器中器件SET敏感区域不同的原因。修正了FDSOI工艺下器件SET敏感性区域的研究方法,与单管相比,采用反相器进行仿真,结果更符合实际情况,这将为器件SET加固提供理论指导。     

电荷泵中单粒子瞬变的研究

为分析电荷泵中不同频率单粒子瞬变(SET)电流对锁相环(PLL)的影响,采用频域分析法从增益和带宽的角度研究了环路参数与SET响应的关系。分析结果表明,减小环路滤波电阻可以降低系统增益,从而有效降低压控振荡器控制电压的扰动;增大固有频率或阻尼因子则可以提高系统带宽,从而滤除更大范围的SET电流,同时还可以降低PLL恢复到锁定状态的时间。因此,减小环路滤波电阻、增大固有频率或阻尼因子是有效的设计加固方法。通过1GHz PLL的SET模拟验证了上述结论。     

交织结构的耐单粒子瞬变压控振荡器

为提高辐照环境下振荡器工作的可靠性,提出一种交织结构的抗辐照设计加固压控振荡器(Voltage-Controlled Oscillator,VCO),该VCO由采用交织结构的延时单元构成,该延时单元支持多数表决功能,可以抑制单粒子瞬变的影响;该VCO环路中无须引入额外的专用表决模块,可以产生均匀的多相位输出。所提出的加固差分VCO是基于130 nm体硅互补金属氧化物半导体工艺设计的。模拟结果表明,所设计的加固VCO在100 fC~800 fC沉积电荷量的轰击范围内,其所产生的最大相位偏移不超过0.35 rad。     

25nm鱼鳍型场效应晶体管中单粒子瞬态的工艺参数相关性

基于TCAD(Technology Computer-Aided Design)3-D模拟,研究了25 nm鱼鳍型场效应晶体管(Fin Field Effect Transistor,FinFET)中单粒子瞬态效应的工艺参数相关性。研究表明一些重要工艺参数的起伏会对电荷收集产生显著影响,从而影响到电路中传播的SET(Single Event Transient)脉冲宽度。对于最佳工艺拐角,离子轰击后收集的电荷量可以降低约38%,而在最坏工艺拐角下,收集的电荷量则会增加79%。这些结论对FinFET工艺下的SET减缓及抗辐射加固设计提供了一种新的思路。     

一种新型SEU/SET加固鉴频鉴相器设计

分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad.锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环的电学性能没有改变,锁定时间保持一致.对传统D触发器型PFD和设计加固的PFD进行了遍历轰击模拟,结果显示,提出的抗辐照PFD加固效果非常明显,敏感节点的数目可以降低80%左右.     

利用脉冲激光的片上系统芯片单粒子效应试验

为评估脉冲激光试验对研究SoC(片上系统芯片)单粒子效应的有效性,构建了一个65 nm SoC的脉冲激光试验系统,并进行了试验。提出并采用坐标定位法、有源区聚焦法、ΔZ补偿法等针对大规模倒装焊集成电路的试验方法。对SoC的片上存储器、寄存器文件、RapidIO、DICE触发器等部件进行了脉冲激光试验和分析。结果表明:片上存储器对脉冲激光最为敏感,部件的激光试验与相应的重离子试验现象吻合,利用脉冲激光试验可有效研究纳米工艺下大规模集成电路的单粒子效应。     

180nm CMOS工艺下SEL敏感性关键影响因素

研究了影响SEL敏感性的关键因素.针对180nm体硅工艺,基于校准的CMOS反相器器件模型,使用器件模拟的方法,研究了粒子入射位置、温度、阱/衬底接触位置、NMOS与PMOS间距等因素对SEL敏感性的影响.模拟和分析表明,CMOS电路不同位置的闩锁响应差别很大,找出了电路发生闩锁的敏感区域,得出了温度、阱/衬底接触的位...     

用三参数旋转体模型描述的大形变核内核子的单粒子能级

用｛ｃ,ｈ,ａ｝三参数旋转体模型描述可以大幅度变化的原子核形状,通过合理选取与三参数有关的核子单粒子势,用基矢展开法求解单粒子运动Ｓｈｒｏｄｉｎｇｅｒ方程,用矩阵对角化方法求出了与核形状有关的核子单粒子能级。分析表明,本文计算出的单粒子能级是合理可信的,可用于计算大形变核之形变位能的壳修正和对修正。此工作在裂变动力学模拟计算中是不可缺少的。     

低开销的软错误免疫寄存器设计

随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题.使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法.总结了常用的软错误免疫寄存器结构,并使用可靠性分析方法对8种寄存器进行量化研究和比较,得出双模时空冗余寄存器具有更高的可靠度;针对现有可靠寄存器开销较大的缺点,设计了一种基于时钟延时的动态主级时空双模冗余寄存器--DMTS-DR,不仅能很好地免疫自身的SEU,还能对前级组合逻辑的SET进行有效屏蔽.与其它可靠寄存器相比,DMTS-DR的面积和延时开销都有大幅降低,在可靠性、面积和速度间实现了较好的折中.     

室温工作的单电子晶体管研究

由于具有低功耗、高速度、高集成度等优点,单电子晶体管成为最有前景的纳米电子功能器件之一.但是,由于结构上的特殊性,单电子晶体管只能在低温下正常工作,该特性限制了其实用化进程.因此,研究可在室温下工作的单电子晶体管具有重要意义.在分析单电子晶体管工作机理的基础上,计算了单电子晶体管室温工作的基本条件,并实验制备出了样片.测试结果表明,所制备的单电子晶体管可在室温下表现出库仑振荡等基本特性.该研究成果将为单电子晶体管的集成实用化打下良好的基础.     

微波反馈调制型虚阴极振荡器的粒子模拟

用三维全电磁PIC方法对一种利用反馈微波信号调制入射电子束的新型虚阴极振荡器进行了粒子模拟研究。在外加450kV电压的自洽发射状态下,得到的微波峰值输出功率可达数百兆瓦,微波主频位于C波段,瞬时峰值效率≥5％,主模式为TE10模,与试验结果符合较好。     

微波调制型虚阴极振荡器的受迫振荡模型

利用受迫振荡模型分析了外部微波与自反馈微波调制入射电子束的虚阴极振荡的特点,得到了促使虚阴极振荡幅度增大的频率与位相条件。     

基于对比度最优的VCO调频非线性误差估计与校正方法

针对VCO调频非线性误差的准确估计与校正问题,提出一种以一维距离像对比度最优为准则的自适应估计与校正方法。本方法建立引入温度变量的VCO频率特性模型,并据此估计出某一温度值对应的调频非线性误差,在对中频回波进行误差补偿和一维脉压后,以一维距离像的对比度最优作为迭代收敛准则,实现调频非线性误差的最优估计与校正。仿真和实测数据结果表明,该方法充分考虑了温度因素对VCO输出频率的影响,能够在不增加硬件复杂度的前提下,通过算法实现对调频非线性误差的估计、跟踪与补偿。与传统基于硬件电路进行估计或校正的方法相比,新方法无需由硬件组成闭环估计通道,且具有实时性强、运算量小、补偿精度高的优点,对于克服实际工程应用中VCO器件的参数漂移问题具有重要指导意义。     

室温下单电子晶体管3种临界尺寸的确定

为使单电子晶体管达到实际应用的地步,开展室温条件下相关研究成为必然。从正统理论出发,推导、计算出室温条件下单电子晶体管能否正常工作的库仑岛临界尺寸:存储器件为6.5nm,逻辑器件为1.5nm;本文还推导和计算出单电子晶体管室温下发生能量量子化效应的临界尺寸:4.7nm,并对这3种临界尺寸进行了验证和分析。另外,通过比较分析本文还得出了室温条件下,所有逻辑器件均必须考虑能量量子化效应,所有存储器件应尽量考虑能量量子化效应的结论。分析结果表明,库仑岛临界尺寸的确定对单电子晶体管的实际应用具有重要意义。     

Ka波段VCO控制信号发生器设计及调制域测试方法

采用DSP的SPORT端口控制16位高速串行DAC,设计了任意电压信号发生器,用于控制Ka波段连续波雷达压控振荡器产生频率可任意调制的发射信号。利用该信号发生器与调制域分析仪,测试了压控振荡器的调制特性和阶跃响应。