超快速数码缓冲存貯器自动调度方案

一、概述在大型计算机上,由于中央处理机实现了电路集成化,中央周期可达200毫微秒。相比之下,它的容量为26万的磁心存貯器的存取周期与中央周期相差近乎一个数量级。这就提出一个问题,如果仍按一级存貯的思想设计整机,那么影响机器提高速度的主要矛盾显然是主存不能与处理机在速度上相匹配的工作。而半导体存貯尽管早已问世,速度快,可靠性高,但由于种种原因,其容量仍然不能做得很大。     

同时拥有公用资源的多总线多处理机系统的吞吐量分析

为了回答在通常情况下多总线多处理机系统的性能问题,研制了一个离散事件仿真模型。在随机变量A(处理机处理次数)和B(处理机的存储器存取次数)的不同类型概率分布情况下分析了这个模型。对于变量A和B,利用了下列几种分布类型:指数、厄兰格(Erlang)、亚指数、超指数、正态和常数分布。仿真试验证明:变量B的系数C_B对系统性能有很大的影响,尤其是当C_B>1时。但如果A是亚指数或超指数分布,那么C_A的影响可以忽略不计。但正态分布不是这种情况。 处理能力、存储器利用率和等候处理机的百分率是我们仿真模型中使用的某些性能变量。我们已仿真了几种多处理机配置并得出结论:如果总线数等于处理机数和存储器模块数最小值的一半,则对应的总线不足系统表现为总线充足系统。很清楚,在不降低系统性能的情况下,对于需要的总线数这是一个重要的节约。     

任务划分与处理机调度的递归-分治方法

本文介绍并实现了一种如何把一个顺序执行的任务集,根据其子任务之间潜在的并行性,划分成若干个可并发执行的任务子集,并把每个子集分配给一个处理机,使各处理机之间的数据通信量尽可能地少,同时兼顾各处理机之间负载平衡的算法。最后给出了几个典型例题的试算结果,为了满足用户的不同要求,文章还提出了几点改进方法。     

多体存贮器有效频带分析

本文以排队论为工具建立了紧耦合多处理机系统存贮器的排队模型。通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。     

DLX虚拟处理器流水线性能分析

介绍了DLX虚拟处理器的结构特征和流水线处理机的工作原理,通过矩阵乘法运算实例模拟了程序在DLX虚拟处理器中的流水执行过程,并利用DLX的统计分析工具对流水线的性能进行对比分析,提出了流水线处理过程中潜在问题的解决方法,为设计和改进流水线结构及提高流水线处理机中算法的执行效率提供了参考依据。     

一种多处理机集束总线互连结构性能分析

针对紧耦合多处理机系统中采用的集束总线结构 ,对系统中单个处理机的处理效率进行了分析 ,据此 ,提出了关于该类互连结构中总线和存储器设置方面的建议。最后 ,对集束总线结构、共享总线结构和分布式总线结构系统的性能进行了比较分析。     

MIMD上三层格式的窗口并行迭代方法

本文对一般的三层格式给出了在MIMD 机上实现的窗口并行迭代方法,给出了WBJ 格式,分析了三层格式的收敛性。文章的结论表明窗口并行迭代法的收敛性与窗口大小无关,窗口大小影响每台处理机的使用效率。     

新型护卫舰作战管理和武器控制系统(续一)

2.2.3 LAN(局域网)2.2.3.1 LAN趋势实际上,已经设计的每一种COTS LAN使用要求都完全不同于军用C~4＆WCS系统的要求。C~4＆WCS系统实际提出的要求是低等待时间和高带宽。 图2.5中的曲线示出了发展问题。该图划出了通用模型中各点的带宽(用每秒兆字节表示)和等待时间数字(毫微秒)。处理机(在这种情况下是一个50兆赫的SPARC处理机)     

一种解Euler方程的高效算法

本文介绍了目前解Euler（欧拉）方程的一般情况,认为采用多重网格对角隐格式,在块结构网格上解无粘可压流EUler方程是一种高效算法。引进多重网格循环的二种模式,可以考核收敛率、精度和效率;把这种算法运用在在并行机上,计算了绕翼型跨声速流场,结果所给出的压力分布和收敛历程验证了这种算法的精度、收敛率;本文还讨论了在并行运算中,用几个处理机所起的效果。     

基于规则的CGF实体行为建模技术

CGF行为建模的目的是使行为模型能更好地体现出人类行为特征,提高作战仿真系统的可信性和科学性。在介绍CGF、CGF行为建模概念的基础上,对当前几种主要的CGF行为建模方法进行了比较,并分析了CGF行为模型的一般结构。构建了基于规则的CGF行为模型,重点对基于规则CGF行为模型的决策推理方法进行了研究。采用产生式规则方法对决策知识进行了描述,定义了决策推理过程中的3个要素:态势、动作、决策推理,并对其决策推理过程进行了研究。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

用于DDR3访存优化的数据缓冲机制

为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。     

基于新型非易失内存的远程零拷贝文件系统

为提升物联网与边缘计算应用中前端节点间的数据访问效率,提出了一种新型远程零拷贝文件系统。该文件系统无须借助特殊硬件,可直接基于通用网卡设备实现零拷贝的数据传输框架;充分利用新型非易失内存的随机访问特性,尽可能减少数据缓存和拷贝,提高数据访问的吞吐量。建立缓冲区池,精简并融合传统网络栈和存储栈,从而缩短文件访问路径,减少软件冗余,降低数据访问延迟。最终提供高带宽、低延迟的远程数据访问性能。测试结果表明,远程零拷贝文件系统比传统网络文件系统减少了42.26%～99.19%的读写延迟,细粒度访问下的吞吐量最高可提升1297倍,显著降低了处理器开销和缓存失效次数。     

一种基于MPSoC的网络处理器模型及其应用

从MPSoC系统设计角度出发提出了网络处理器的参数化分析模型,称为NePlat。该模型采用数据流进程网络(DPN,Dataflow Process Network)描述网络应用,构造参数化异构硬件资源,并将应用模型映射到体系结构资源上评价网络处理器性能。     

高性能微处理器TLB的优化设计

虚拟存储是现代微处理器系统必不可少的存储模式。在虚存模式下,虚拟地址到物理地址的变换是流水线中最频繁的核心服务,容易处于决定处理器时钟周期的关键路径上。为加快虚存的访问,现代高性能微处理器实现了一种硬件地址映射结构:转换后援缓冲器(简称TLB);在分析TLB传统的地址映射机制的基础上,提出了基于虚区域和Cache块标记的预验证技术,结果表明该技术优化了TLB的设计,避免了TLB访问时延成为访存的瓶颈。     

顺序PROLOG机KD-PP的系统结构和硬件实现技术

本文提出的KD-PP系统是一种基于编译技术的顺序PROLOG推理系统,该系统的设计为逻辑型程序语言PROLOG的实现提供了硬件支持,因而能高效地执行PROLOG程序。本文从数据表示、存储系统、机器状态和指令系统等方面全面地介绍了顺序PROLOG机KD-PP的系统结构和硬件实现技术。     

需求开发的WRSPM参考模型研究

针对需求开发过程中涉及到的系统以及各系统之间的关系,提出了需求开发的WRSPM五元素参考模型,对参考模型中元素和元素之间的关系进行了较明确的定义,做出对参考模型的形式化描述。比较分析了将WRSPM参考模型与功能文档描述模型(FDM),并得出了参考模型的特点。     

基于WindowsCE的嵌入式漏磁检测仪ADC驱动程序设计

描述了基于WindowsCE的嵌入式漏磁检测仪总体结构设计,介绍了WindowsCE下设备驱动程序模型,并结合$3C2440A处理器的ADC驱动程序设计,详细阐述了基于Windows的流接口驱动程序的设计方法。实验结果表明：利用该方法设计的ADC驱动程序高效可靠,可以为开发类似设备驱动程序提供参考。     

基于模糊层次分析法的组网电子对抗效能评估

随着信息化和网络化的不断发展,组网电子对抗成为一种必然趋势。为了评估组网电子对抗的干扰效能,通过分析组网电子干扰的任务目标和工作模式,构建了组网电子对抗的评估指标体系,将模糊层次分析法应用于组网电子对抗的干扰效果评估,并在此基础上建立了模糊层次评估模型。该方法通过构建相应的数学模型,实现了对组网电子对抗效能评估体系中不确定性指标的量化和对干扰效果较为准确、客观的评估。实例结果分析表明模糊层次分析法具有可行性与有效性,可以为组网干扰效果的评估和组网干扰资源的优化提供参考。