基于ARUDP的指挥控制网络数据传输协议

针对目前指挥控制网络采用UDP协议进行大数据传输时存在长时延及高丢包率的问题,提出了一种基于UDP改进的ARUDP(Augmented Reliable UDP)协议。该协议针对UDP传输过程中存在的乱序到达问题,提出了基于乱序重构的管理机制,降低了丢包率;在接收端根据网络相对单向队列时延检测网络状态,并利用改进的A-AIAD控制方法自适应调整数据发送速率,减小了队列排队时延,提高了数据传输效率。仿真实验表明,ARUDP协议发送速率平滑,在保持UDP高效的前提下,提高了传输的可靠性和实时性,降低了网络的丢包率,提高了网络资源利用率。     

基于TCP/IP协议栈构建的弹上飞控软件评测与验收系统的硬件实现

基于TCP/IP协议栈构建了弹上飞控软件评测与验收系统,详细描述了TCP/IP协议栈在该系统中的应用。     

嵌入式LwIP协议栈内存泄露问题研究

为研究复杂软件系统中的内存泄露问题,首先从嵌入式协议栈LwIP使用过程中的一种网络传输性能下降现象出发,基于协议栈控制块内存管理参数,确定了协议栈内存泄露是导致设备长期运行出现该现象的直接原因;然后,结合协议栈源码详细分析了内存泄露的原因和机理,提供了一种解决此类问题的方法,并从编程接口的角度给出了避免出现内存泄露问题的使用原则,对LwIP协议栈的正确使用具有一定的指导意义。     

基于FPGA的IP协议解析的研究与实现

阐述了IP协议解析硬件实现算法,采用内容寻址存储器CAM（ContentAddressableMemory）来管理已接收的IP分片,用片外扩展DDRSDRAM作为大容量IP分片重组缓存区,基于FPGA平台实现了IP协议的硬件解析,数据传输频率可达130MHz,吞吐率在1Gbps以上．     

基于IP over CCSDS的空间攻防网络研究与设计

如何构建空间攻防网络是空间作战的一项关键技术。深入分析研究了CCSDS分包遥测、分包遥控、AOS建议及主网模型,提出了基于IP over CCSDS的空间攻防网络设计概念,分析和选择了相关的数据交换协议,构建了空间网络与地面网络端到端通信网络协议栈模型,并对CCS-DS技术在我国航天测控通信网中的应用提出了改造建议和应用思路。     

可靠UDP协议栈的FPGA实现

基于Xilinx公司的Virtex-5系列FPGA开发板,采用VHDL硬件描述语言,并运用模块化的设计理念,参考TCP_IP协议栈的工作机制,设计并实现了一个具有接收确认及漏发重发功能的可靠的UDP_IP网络通信协议栈。同时,设计并实现了一个以太网控制器,该控制器与UDP_IP协议一起构成一个完整的网络通信链路协议。经过上板测试验证,该通信协议栈能正确高效地完成网络数据的发送和接收等工作,且稳定性良好。     

Parlay/OSA中智能网业务的互通协议体系结构

首先分析传统智能网、综合智能网及面临的问题,并指出Parlay/OSA开放业务体系的业务兼容性问题。为了解决综合智能业务的Parlay/OSA业务平台与SIP网络的互通,提出一种基于SIP协议的智能网协议栈互通模型。举例说明利用该协议栈互通模型实现典型智能网应用协议互通的操作过程,并对基于SIP的智能业务控制及其应用的相关问题进行探讨。     

携带诱骗信息的多层网络隐写方法

为了提升网络隐写方法中秘密信息隐蔽传输的安全性,研究了携带诱骗信息的多层网络隐写方法。方法分为两层,高层方法用于携带诱骗信息欺骗检测者,低层方法利用网络协议栈纵向多协议之间的关系编码秘密信息,实现隐蔽通信。实验结果表明,该方法能够在保证隐写带宽的同时,确保了秘密信息传输的安全性。     

基于无线双工通信系统分组数据传输的探讨

分析了军用无线双工通信系统数据传输资源,指出了存在的问题及改进办法;利用话音、报文、传真、数据电路交换信令的工作模式标示,提出了基于无线双工通信系统的数据传输TCP/IP结构体系及协议栈,并探讨了网络适配和实现与军用公共数据网、地域通信网（电路交换网、分组交换网）、数字化部队单工无线电数据网互联的关键技术。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。