车辆兵器GPS/DR/DM组合导航系统的研究

研究了GPS/DR/DM组合导航系统在车辆兵器上的应用,通过分析GPS(GlobalPositioningSystem)和DR(Dead-Reckoning)各自导航、定位的原理及特点,以及DM(DigitalMap)的特点,设计了一种新型的低成本车辆兵器GPS/DR/DM组合导航系统,并且用自适应的扩展卡尔曼滤波器对组合系统进行了仿真实验,证明了本系统的可行性。结果是车辆兵器GPS/DR/DM组合导航系统无论从精度还是可靠性来说较常规的导航系统都有明显的改善和提高,充分说明GPS/DR/DM组合导航系统是一种很有应用前景的车辆兵器导航系统。     

流媒体的RTP传输与QoS管理策略研究

应用RTP协议进行传输和实现QoS管理是当前数据传输方面的热点问题,通过分析RTP协议的结构和原理,提出了一种RTP的传输模型,实现了数据流的RTP传输,同时就RTCP协议(RTP协议的传输控制部分)对QoS的管理策略进行了理论探讨.     

热分析逸出气体氨的测定

用化学吸收光度法 (CAP)和热重 气相色谱联用法 (TG GC)测定了热分析逸出气中的氨。两种方法均简便、快捷和准确 ,通常回收率在 1 0 0± 6 %。比较了这些方法的使用范围     

并轨双基合成孔径雷达ECS成像算法

为解决大斜视角情况下并轨模式的CS成像误差较大的问题,基于单基地非线性CS算法采用扩展CS算法对斜视目标成像实现了改进,克服了双基地回波数据二维频域变换的困难,对高阶的耦合性进行了补偿.通过仿真验证了在斜视条件下,ECS(extend CS)算法对双基地合成孔径雷达(BiSAR)数据成像的有效性.     

基于 RELAX 的 UWB-SAR 抑制 RFI 算法

在首先给出超宽带合成孔径雷达 ( UWB-SAR)抑制射频干扰 ( RFI)问题的参数化模型基础上 ,从信号参数估计出发 ,具体推导了实信号下 RELAX算法的计算公式。针对 RFI的复杂性 ,提出了一种逐级RELAX算法 ( GRELAX)。基于仿真和实测数据的实验结果表明 :GRELAX算法能够有效地抑制 RFI,并具有较快的运算速度     

基于FDTD的脉冲法计算三维目标宽带RCS频率响应

探讨了采用基于时域有限差分法(FDTD)的脉冲法来快速获取三维目标宽带RCS频率响应.将入射波设置为高斯脉冲,对目标进行瞬态分析,将得到的电磁场进行傅里叶变换,从而得到目标的频域散射特性,并对比文献证明了程序的有效性.计算了某新型飞机的双站RCS分布情况,以及该飞机的鸭翼在不同迎角下的宽带RCS频率响应,并对结果进行了分析.     

叶簇穿透超宽带成像雷达技术

叶簇穿透超宽带成像雷达是九十年代雷达探测技术的新发展,其主要功能为穿透叶簇和地表,实现对隐蔽目标的高分辨探测成像,是高技术战争中不可或缺的侦察手段。本文论述了这种雷达技术的军事应用价值和地位,介绍了国外发展简况和我国研究的现状,鉴于这种雷达技术的重要价值,提出了我国持续发展这种雷达技术研究并最终开发出我国新型成像雷达侦察系统的构想。     

双DSP技术在无线分组网络路由控制器中的应用

介绍了双DSP技术在无线分组网络路由控制器中的应用,阐述了双DSP间通信方案的选择及双DSP系统的实现,提出了一种双DSP对多个串行通信控制器(SCC)的设计方案,并给出了具体的硬件、软件设计方法.     

车载UWB SAR干扰自适应抑制新方法

在分析车载超宽带合成孔径雷达(UWB SAR)探测系统中干扰类型及其产生机理的基础上,针对Tsaipei Wang等提出的批处理方法的局限性,提出一种基于迭代运算的图像域自适应干扰抑制方法.该方法利用基于韦布尔分布的恒虚警率(CFAR)检测器提高干扰信号估计的准确性;采用迭代方法在线估计和更新参数,实现干扰的自适应抑制.实测数据处理结果表明:该方法可有效抑制自信号干扰,且结构上适于实时处理,可满足车载UWB SAR探测系统对图像预处理的要求.     

植物油交联共聚阻尼材料的研究

为扩大阻尼材料的原料来源,降低成本,提高阻尼性能,研究以植物油(蓖麻油、棉子油、桐油)为原料,合成环氧植物油及桐油酸酐,将桐油酸酐与环氧植物油进行本体聚合,制得了一系列 AB—交联共聚物。对试样进行动态力学测试,结果表明,该共聚物具有较高的阻尼因子(tanδ最高在1以上),较宽的阻尼温域。在40～60℃时,tanδ值持续大于0.3,是一类成本低廉、阻尼性能良好的新型阻尼材料。     

基于FPGA的IP协议解析的研究与实现

阐述了IP协议解析硬件实现算法,采用内容寻址存储器CAM（ContentAddressableMemory）来管理已接收的IP分片,用片外扩展DDRSDRAM作为大容量IP分片重组缓存区,基于FPGA平台实现了IP协议的硬件解析,数据传输频率可达130MHz,吞吐率在1Gbps以上．     

基于FPGA的可变速率PSK数字解调器实现

针对QPSK变速率调制数字系统,提出了一种新的基于现场可编程门阵列(FPGA)实现方法,该系统可以支持4.88 Kb/s到2 Mb/s和更高的连续比特速率。设计采用混合乘法器、数控振荡器(NCO)和积分-梳状滤波器(CIC),并给出了系统中载波和信号恢复电路的设计结构,且可以移植到任何FPGA器件。提出的设计在Xilinx Virtex-5 FPGA平台进行了硬件测试。硬件实现结果显示,采用本方法实现的解调器,表现出优越的使用效率。     

弹载高冲击一体化子母弹子弹飞行姿态测量系统

为了测试获取子母弹爆炸抛撒后的子弹飞行姿态,采用基于M EM S惯性测量组合与动态存储测试技术相结合的方法来测试子母弹子弹的飞行姿态,对系统的组成、工作原理和主要关键技术的实现途径进行了详细的介绍。系统以M EM S三维角速度和三维加速度的惯性测量组合为姿态敏感元件,一体化的子母弹子弹飞行姿态测量记录器主要由FLA SH存储器、FPGA为中心控制器及多通道高速12位模数转换器等组成。记录器具有多通道、低功耗、体积小、大容量、高精度及嵌入子弹内部随子弹飞行测量等优点。系统试验结果表明:该系统能够准确获取子弹从抛撒到中靶的整个过程的姿态数据。     

面向图计算应用的处理器访存通路优化设计与实现

针对图计算应用的访存特点,提出并实现一种支持高并发、乱序和异步访存的高并发访存模块(High Concurrency and high Performance Fetcher, HCPF)。通过软-硬件协同的设计方法,HCPF可同时处理192条共8种类型的内存访问请求,且访存粒度可由用户定义,满足图计算应用对海量低延迟细粒度数据访问的需求。同时,HCPF扩展了基于内存语义的跨计算节点定制互连技术,支持远程内存的细粒度直接访问,为后续实现分布式图计算框架提供技术基础。结合上述两个核心研究内容,基于流水线RISC-V处理器核,设计并实现了可支持HCPF的RISC-V片上系统(System-on-Chip,SoC)架构,搭建基于FPGA的原型验证平台,并使用自研测试程序对HCPF进行初步性能评测。实验结果表明,HCPF相比原有访存通路,最高可将基于数组和随机地址的两种随机内存访问性能分别提升至3.5倍和2.7倍。远程内存直接访问4 Byte数据的延时仅为1.63μs。     

AES算法的一种具有成本效益的FPGA实现方法

为增强通信过程的保密性,对数据进行加密是最可靠和可行的处理办法。高级加密标准(AES)具有高效、灵活等优点。提出了一种基于FPGA的AES实现方式,在设计中通过采用等效解密过程、合并查找表、复用操作函数等方法,对其实现过程做了优化。在Quartus II下的试验结果表明这种实现方式减少了对存储单元和可编程逻辑单元的耗费。节约了FPGA器件的成本,实现了信息的安全传输。     

可变速率调制器研究及其FPGA实现

提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。     

面向多核网络分组处理系统的线程亲和缓冲区管理机制

基于通用多核架构的网络分组处理系统性能受到诸如分组IO开销高、多核共享内存及进程调度竞争大、页表缓冲表项失效率高等问题的困扰。为此提出一种基于通用多核网络分组处理系统、面向高速分组转发应用的线程亲和缓冲区硬件管理机制,并在网络专用协处理引擎上实现。该机制采用无中断的线程亲和调度策略,将包含控制信息与缓冲区地址信息的描述符和分组数据按照分组处理的线程号链式地对应加载在多个地址连续的共享缓冲区中。基于通用多核和现场可编程门阵列平台进行报文转发测试,实验结果表明,采用线程亲和缓冲区管理机制能使平均报文转发处理性能提升12.4%,有效地降低IO开销和TLB表项失效率。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

基于DSP和FPGA的实时图像瞄准具的设计

提出了一种基于DSP和FPGA的实时图像瞄准具的设计方案。其核心部分实时图像处理系统的设计采用了DSP＋FPGA的混合结构,即DSP作为视频图像处理核心芯片,完成复杂的图像处理算法,而采用FPGA实现视频图像的实时采集与显示,以及系统所有时序和逻辑控制。充分利用DSP高速的图像处理能力,以及FPGA灵活的系统编程能力,大大减轻了DSP的负担,使得DSP能够专心于图像处理,极大地提高了系统的实时性、可靠性与灵活性。     

低空复杂场景红外弱小目标快速精准检测

针对低空复杂场景下红外弱小动目标检测难度大、虚警率高等问题,面向探测系统中高帧频图像实时处理应用需求,提出基于全卷积网络的弱小目标精准检测方法和基于现场可编程逻辑门阵列(field programmable gate array, FPGA)的低时延并行处理方法。采用轻量化全卷积网络对红外图像中弱小目标进行空域检测,对相邻图像帧疑似目标进行时域轨迹关联以进一步降低虚警率。实验结果表明:上述方法相比于五种传统方法在检测率和虚警率性能方面均有显著提升,并在单片FPGA上完成100 Hz图像实时处理,处理时延低于1.8 ms,实现低空复杂场景弱小目标高精度高鲁棒快速实时检测。