排序方式: 共有7条查询结果,搜索用时 0 毫秒
1
1.
分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad.锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环的电学性能没有改变,锁定时间保持一致.对传统D触发器型PFD和设计加固的PFD进行了遍历轰击模拟,结果显示,提出的抗辐照PFD加固效果非常明显,敏感节点的数目可以降低80%左右. 相似文献
2.
针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。 相似文献
3.
4.
基于3维TCAD器件模拟,研究了90nm CMOS双阱工艺下STI对电荷共享的影响.研究结果表明:增大STI深度能有效抑制NMOS电荷共享,且550nm为抑制电荷共享的有效深度,超过这个深度收集的电荷量几乎保持不变;而对于PMOS,STI深度的增加使电荷共享线性减小.这对于电荷共享加固具有重要指导意义. 相似文献
5.
基于对称负载压控振荡器(VCO)的单粒子瞬变(SET)失效机理,应用设计加固(RHBD)技术分别改进了偏置电路和环形振荡器,设计和实现了一款0.18μm CMOS辐射加固差分VCO.模拟结果表明:加固VCO的SET敏感性大幅降低,同时还降低了抖动对于电源噪声的敏感性.虽然电路结构变化会导致频率下降,但可以通过调整电路尺寸而解决.此外,加固VCO面积开销有所降低,优于其他加固方法. 相似文献
6.
7.
针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。 相似文献
1