内置频率对Duffing振子微弱二进制相移键控信号盲检测影响

采用Duffing振子实现对微弱二进制相移键控（Binary Phase Shift Keying, BPSK）信号的盲检测时,Duffing系统输出的周期态和混沌态转换之间存在过渡带。针对这一问题,推导出过渡带时长和Duffing系统内置频率之间的关系表达式;指出内置频率越高,过渡带时间越短;仿真实验给出时间频率响应曲线。内置频率的提高,会降低系统检测微弱信号的灵敏度。针对这一问题,推导出周期态下Duffing系统输出幅度作为因变量、内置频率作为自变量的表达式;仿真实验给出幅频响应曲线。针对微弱BPSK信号盲检测,建立变尺度方法和检测阵列相结合的基于S变换提取Duffing系统输出幅度包络的微弱BPSK信号盲检测模型,仿真实验验证了模型方法的有效性。     

L波段预警雷达干扰系统研究

介绍了一种雷达干扰系统的设计方法.该干扰系统以线性调频(LFM)脉冲预警雷达为主要研究对象,以新一代小型雷达欺骗干扰机为应用背景.通过分析雷达目标回波信号形式和假目标参数的设定依据,结合以FPGA实现DDS(Direct Digital Synthesize)的方法在调幅调相方面的优势,利用高性能DSP(Digital Signal Processor)和FPGA,提出了一种基于DDS技术的线性调频脉冲雷达干扰系统设计方案.该系统能够产生多个假目标回波信号,干扰雷达系统的正常检测判断,具有十分重要的实用价值.     

维修性增长趋势检验研究

对即时改进和延缓改进两种维修性增长规划方式进行了趋势检验研究.针对即时改进的维修性增长规划方式,提出了趋势检验的图示法和Laplace方法.针对延缓改进的维修性增长规划方式,根据修复率(第i阶段的修复率为μi)的顺序约束条件:∞>μm≥…≥μi≥…≥μ2≥μ1>0,探讨了指数分布和正态分布维修性增长趋势检验的区间估计法,并结合数值例说明了这些方法的可行性.     

C~4ISR系统仿真测试研究

针对一种C4ISR系统在测试时的特点,提出了模拟仿真测试的方案,建立了仿真装备与指挥系统的交互模型,设计了交互对象的自动匹配算法,并在实际系统的仿真测试中得到应用和验证。     

基于RTX的实时测控系统软件设计

从无人机半物理仿真试验的整体结构出发,针对实时测控系统的需求,采用了一种较为新颖的Windows+RTX实时性方案,完成了无人机半物理仿真试验中实时测控系统的研制.既满足了试验的实时性要求,又具有很好的用户交互特性,对测控技术的发展及其在国防科技等相关领域中的应用均有重要的参考价值.     

UKF在反辐射无人机抗目标雷达关机中的应用

基于捷联惯导/反辐射导引头组合抗目标雷达关机制导方案,研究了UKF方法在对目标雷达被动定位中的应用.针对反辐射导引头测角存在非线性特性的特点,提出了一种基于扩展状态变量维数的方法同时实现目标状态估计和导引头非线性特性补偿.仿真结果表明,UKF方法与传统的EKF方法相比具有更高的定位精度.     

应用马尔科夫链的空中战役过程数学概念模型

空中战役过程的数学概念模型是对实际作战过程的抽象,是仿真建模的基础.在对空中战役过程物理特性分析基础上,根据典型化、模块化等手段对空中战役的典型作战过程进行处理,使其符合马尔科夫链的判别条件,将整个作战过程看作多个作战阶段组成的状态转移体系,建立用马尔科夫链描述的空中战役典型作战过程数学概念模型,探讨了作战阶段持续时间、状态转移概率的确定和其他影响因素,并对适合作战阶段数学模型的建模方法进行介绍.所得研究结果可以为仿真建模人员的仿真建模工作提供有益的指导.     

一种新型SEU/SET加固鉴频鉴相器设计

分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad.锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环的电学性能没有改变,锁定时间保持一致.对传统D触发器型PFD和设计加固的PFD进行了遍历轰击模拟,结果显示,提出的抗辐照PFD加固效果非常明显,敏感节点的数目可以降低80%左右.     

YHFT-DX高性能DSP中Cache失效流水设计

YHFT-DX是国防科技大学自主研制的一款高性能DSP.以提升YHFI-DX的 Cache 性能为目标,研究了降低 Cache 失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略--失效流水.与传统优化策略相比,该策略将连续访问Cache的失效请求并进行流水化处理,使多个Cache失效延迟重叠,从而达到降低平均Cache失效代价的目的.将该策略应用到YHFT-DX芯片的一级数据Cache控制器的设计与优化中,使访问Cache失效引起的流水线停顿从8拍降为2拍,显著提升了系统性能.     

基于LBDL逻辑的抗DPA攻击电路设计方法

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术.这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性.介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种逻辑的集成电路设计方法.该设计方法仅需在传统的半定制设计流程中添加少量的替换操作就可以实现 ,因而比其他完全需要全定制设计的动态差分逻辑具有更好的实用性.而相对同样适用于半定制实现的动态差分逻辑 WDDL(Wave Dynamic Differential Logic),LBDL逻辑解决了逻辑门翻转时刻与数据信号之间的相关性,从而比WDDL逻辑具有更好的功耗恒定性.实验结果表明,该设计方法能够有效实现具有抗DPA攻击性能的电路.