线性相依风险下的超额赔款再保险

本文从保险人的角度研究对两类相依风险的超额赔款再保险的最优自留额问题。考虑指数效用函数的货币期望效用原则和自留累积损失的调节系数原则,得到关于这两个问题的最优解的方程。     

辐射式雷达目标模拟器射频前端设计与集成

完成了辐射式雷达目标射频模拟器射频前端的设计与系统集成,该模拟器工作于L/S/X三个频段,支持连续波和脉冲工作体制,具有高精度的多目标生成能力。射频前端的插件结构设计保证了射频前端的电磁兼容性能和功能可扩展性。其测试结果均优于指标要求,并支持模拟器系统成功完成了实际雷达的目标模拟实验,验证了模拟器的系统性能。     

Spherical-cymbal换能器静水压性能研究

对Spherical-cymbal换能器的静水压性能进行了研究。采用有限元法计算了该换能器在静水压下的米塞斯等效应力,找出了其所能承受的极限静水压。研究了金属端帽几何尺寸及端帽材料对Spherical-cymbal换能器耐压极限的影响,结果表明,空腔深度、端帽厚度及端帽材料对该换能器耐压性能影响显著;对比研究表明,参考尺寸下的Spherical-cymbal换能器比传统Cymbal换能器具有更高的耐压极限。     

一类完全非线性函数的证明与计数

Helleseth等最近给出了一类二项式形式的完全非线性函数,这是至今为止所发现的第一类由两个互不等价的单项式组成的二项式形式的完全非线性函数。本文利用Frobinus自同构将其变形为一个新的二项式,给出了其完全非线性的简洁证明,指出了这类函数与x2是等价的,最后讨论了该类完全非线性函数的计数性质。     

光顺样条函数的再生核表示与计算

光顺样条是散乱数据拟合的理想函数,是噪声数据最优平滑的重要工具。因此,光顺样条的数学表示和计算的研究具有重要的意义。本文在一般的线性微分算子和线性泛函的情况下讨论光顺样条函数的构造和计算,通过构造一个适当的再生核Hilbert空间,使得所讨论的微分算子光顺样条成为该空间中的最小范数问题,再利用投影理论建立了光顺样条函数的再生核表示方法,并得到了插值偏差表达式。作为特例,还给出了奇次多项式光顺样条函数新的简洁的计算方法。     

一类广义延拓四元数矩阵的奇异值分解

从普通四元数矩阵的奇异值分解出发,给出了具有行或列对称结构的一类四元数矩阵(即广义四元数延拓矩阵)的奇异值、奇异向量与其母矩阵的奇异值、奇异向量之间的定量关系,推广了现有文献的结果。理论分析和数值实验的结果表明,就一大类广义四元数延拓矩阵而言,仅用母矩阵进行奇异值分解不但可以节省计算量和存储量,而且不影响任何数值精度。     

基于先验知识的降秩STAP方法研究

提出了一种基于杂波先验知识的降秩(RR)空时自适应处理(STAP)方法——KA-RR法,该方法首先利用载机平台运动参数、雷达系统参数及地形、地貌参数等先验知识构建机载雷达杂波模型,然后通过该模型对机载雷达杂波数据进行预白化处理,最后利用降秩STAP方法自适应抑制剩余杂波。仿真结果表明,相对于传统的降秩STAP方法,KA-RR方法具有更好的杂波抑制性能和更强的鲁棒性。     

两种相位鉴别器下的导航接收机跟踪环路性能分析及比较

Costas环路是导航接收机中常用的载波跟踪环路,目前关于环路性能的分析很多,传统的分析方法以及结论均是基于信号功率归一化的乘法鉴别器,且一般认为环路带宽在输入信号信噪比变化过程中是不变的。本文通过对目前数字跟踪环路实现中常用的两种鉴别器(基于总功率归一化的乘法鉴别器和反正切鉴别器)进行精确建模和分析,据此得到了两种鉴别器精确的热噪声跟踪误差表达式,并进行了仿真验证。通过比较可知,在输入信噪比小于4dB时,反正切鉴别器和归一化的乘法鉴别器的性能基本相同,两种鉴别器所能达到的跟踪门限信噪比基本相同。本文的结论可用于精确指导导航接收机的设计。     

基于抗差Kalman滤波的航空发动机测试数据预处理技术

针对使用标准Kalman滤波算法不能准确处理包含粗差的航空发动机测试数据的问题,在分析标准Kalman滤波算法准则和观测误差对滤波估计结果影响的基础上,采用动态调整观测信息在滤波估计结果中权重的方法,给出了基于抗差M估计理论的抗差Kalman滤波准则和递推公式。对不同的发动机测试数据分别采取序列滤波的方法,减少了运算量。基于常加速度模型,建立了测量参数的状态空间方程和测量方程。以包含粗差的某型涡扇发动机稳定工作过程的模拟测量数据为例,采用所设计的抗差Kalman滤波器对其进行预处理,与标准Kalman滤波算法处理的结果对比表明,在模型误差一定的情况下,抗差Kalman滤波算法具有更好的估计精度。     

一种多核微处理器互连接口的设计与性能分析

并行是提高计算机性能最主要的方法,随着集成电路生产工艺的不断发展,除了在单个芯片内集成更多的处理器核外,通过集成高速互连网络接口构建多路并行系统一直是提高高性能计算机并行性的主要方式。提出了一种面向多核微处理器的互连接口的设计方案,基于精简的PCI-E总线协议,采用高速串行数据传输技术,支持Cache一致性报文和大块数据传输报文,能够用于实现4个处理器的直接互连。模拟结果表明,优化设计的互连接口每个接口能够实现64Gbps的双向最大有效带宽,最小传输延迟为120ns,能够较好平衡不同报文类型对带宽和传输延时的要求。