中国古代文论的创造思想

古代文论是古代知识分子创造思想的集中反映。古代文论关于创作本质特点和创作主体素质的思想揭示了写作的本质在于求新 ,新表现在“前人未道”和“匠心独妙”两个方面 ,对于创造主体的素质 ,要求“才识胆力”四者兼备。     

新形势下高校辅导员队伍专业化建设探析

随着改革开放的不断深入,日益多样化的社会生活以及大学生较为强烈的个性化成长需求,都对高校辅导员队伍专业化建设提出了更高要求。要在充分认识做好当今高校辅导员工作重要意义的基础上,进一步全面提升高校辅导员的思想理论水平、工作能力等综合素质,去积极探索实施辅导员队伍专业化建设的有效路径,以保证这支队伍专业化建设的有效途径,以保证这支队伍真正成为开展大学生思想政治教育工作的骨干力量。     

作战方案模糊优选模型研究

作战方案的优选对于充分发挥武器设备的效能,提高有限兵力的作战能力具有十分重要的意义.通过分析作战方案效能评估的指标因素,确定指标相对优属度,应用最小隶属度偏差法,建立了作战方案的模糊优选模型,求解后得出了在该原则下的方案评估结论,为方案的优选提供了一种较为科学的定量分析方法.最后通过实例仿真计算得出了多种作战方案的优劣排序,为指挥员的科学决策提供参考.     

基于种群多样性测度的PSO算法及其应用研究

针对基本粒子群算法(particle swarm optimization,PSO)易局部收敛的缺陷,设计了一种根据种群多样性测度动态调整惯性权重的改进粒子群算法,通过仿真测试函数与基本粒子群算法、自适应粒子群算法(adaptive particle swarm optimization,APSO)、带收缩因子的粒子群算法(contractive particle swarm optimization,CPSO)进行比较,改进的PSO算法在提高算法的综合搜索能力方面具有优越性。将改进的PSO算法运用到作战飞行器航迹规划中,并进行了仿真实验,仿真结果验证了改进算法的有效性。     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。     

基于图论的防空节点攻击价值研究

应用图论将防空系统抽象成二维网络的拓扑结构图,综合考虑防空节点在防空网络中的分布特性及武器系统的性能指标,选取防空节点的火力自由通道数作为权值参数,建立了防空系统的加权网络模型,提出了节点攻击价值计算公式,并以实例进行了分析,结果表明了该方法的有效性,为航空兵突袭目标的选择提供了一种新的思路和方法。     

自主船非线性路径跟踪控制

针对非线性欠驱动自主船(Autonomous Surface Vehicle,ASV),提出了一种非线性路径跟踪控制方法.采用以自由参考点为原点的Serret-Frenet坐标系摧述路径跟踪误差及其动态模型,并选用非时间量为参考变量,摆脱了时间因素的影响;综合应用Lyapunov理论与Back stepping方法设计...     

通信时延下欠驱动自主水下航行器编队控制

研究了通讯时延情况下的欠驱动自主水下航行器(Autonomous Underwater Vehicle)编队控制问题。考虑到水下通讯所面临困难,将编队问题分为两个部分：一部分为单个AUV的路径跟踪控制问题,保证每个AUV沿各自的期望路径航行;另一部分为路径参数的协同控制问题,保证每个AUV期望的路径参数能够实现同步,进而达到编队控制的目的。提出的控制方案仅需要AUV之间交互路径参数信息,通讯需求量小,满足实际工程需求且能够允许一定的通讯时间延迟。数值仿真结果验证了控制算法的有效性。     

潜体运动图像匹配算法的研究

利用真正物理意义上的弹性模型来解决潜体运动图像变体匹配的问题,建立了海水介质中潜体运动图像的弹性模型,研究和实现了基于弹性网的潜体运动图像匹配算法.该算法较好地处理了某型潜体在不同时期同一区域尾迹图像之间的匹配问题,为研究潜体运动图像的形成和分析及探测运动潜体尾迹提供了决策手段和依据.     

基于提升算法的二维DWT高效VLSI实现结构

以CDF9/7小波为例构造了一种二维DWT变换的高效VLSI结构。采用改进的提升算法,减少了关键路径上的延时。把乘法器系数表示为CSD形式,将乘法优化为最少的移位加操作。提出了一种行变换和列变换同时进行的方法和实现结构,并且整个结构采用流水线处理。通过VHDL的行为级仿真,得到的数据和软件仿真的结果相同,证明了该结构的正确性。和其它结构相比,该结构处理速度更快,并且硬件利用率可达100%。