横向效应增强型弹垂直侵彻薄靶的轴向剩余速度理论分析

为了得到横向效应增强型弹（Penetration with Enhanced Lateral Efficiency projectile, PELE）对金属薄靶垂直侵彻后的弹体轴向剩余速度,运用平面冲击波理论,对PELE的侵彻机理进行分析。参照平头弹体对靶板的侵彻模型,将PELE侵彻过程中的能量损失划分为以下几个部分：外壳体和内芯撞靶区域对应的环形塞块获得的能量、冲击波作用下弹体的内能增量以及剪切耗能等。然后根据能量守恒原理,得到PELE垂直侵彻金属薄靶后的PELE弹体轴向剩余速度的理论模型。为了验证该模型的合理性和准确性,设计相应的试验进行验证。结果表明,不同条件下得到的试验结果和理论模型得到的计算结果均吻合得较好。因此,得到的PELE垂直侵彻薄靶的轴向剩余速度理论模型可为工程应用提供指导和参考。     

基于改进协同遗传算法的有效载荷系统功能序列规划方法

针对传统回溯算法在求解基于知识模型的有效载荷系统功能序列规划问题中搜索效率低的问题,提出一种基于"择劣变异"(Worst Individual Mutation,WIM)策略的协同遗传算法(Co-evolutionary Genetic Algorithm,CGA)的改进算法WIM-CGA。该算法在遗传过程中采用双路线进化方案,即"择优实施标准遗传过程,择劣实施变异操作",达到提高求解精确度及搜索效率的目的。仿真结果表明,同等测试条件下,当功能规模为50,约束密度为1.0时,WIM-CGA算法在限定时间内最优解的平均精确度比优化的回溯算法提高了54.15%,比CGA算法提高了6.18%,且当所得解的精确度大于90%时,WIM-CGA算法比CGA算法的迭代次数减少了65.79%,耗时降低了48.97%,显著提高了功能序列规划的效率。     

内置频率对Duffing振子微弱二进制相移键控信号盲检测影响

采用Duffing振子实现对微弱二进制相移键控（Binary Phase Shift Keying, BPSK）信号的盲检测时,Duffing系统输出的周期态和混沌态转换之间存在过渡带。针对这一问题,推导出过渡带时长和Duffing系统内置频率之间的关系表达式;指出内置频率越高,过渡带时间越短;仿真实验给出时间频率响应曲线。内置频率的提高,会降低系统检测微弱信号的灵敏度。针对这一问题,推导出周期态下Duffing系统输出幅度作为因变量、内置频率作为自变量的表达式;仿真实验给出幅频响应曲线。针对微弱BPSK信号盲检测,建立变尺度方法和检测阵列相结合的基于S变换提取Duffing系统输出幅度包络的微弱BPSK信号盲检测模型,仿真实验验证了模型方法的有效性。     

维修性增长趋势检验研究

对即时改进和延缓改进两种维修性增长规划方式进行了趋势检验研究.针对即时改进的维修性增长规划方式,提出了趋势检验的图示法和Laplace方法.针对延缓改进的维修性增长规划方式,根据修复率(第i阶段的修复率为μi)的顺序约束条件:∞>μm≥…≥μi≥…≥μ2≥μ1>0,探讨了指数分布和正态分布维修性增长趋势检验的区间估计法,并结合数值例说明了这些方法的可行性.     

基于multi-agent编组的校园虚拟实验网格任务分配策略

在网格计算环境下,许多任务的执行经常需要同时协同分配多个agent以满足性能需求.提出了一种新的基于multi-agent编组机制的agent协同分配方法.首先,对传统编组算法和multi-agent编组算法进行了分析比较.然后,设计了校园虚拟实验网格调度系统及其任务分配算法,实验结果表明:当CDR=0.2时,算法与传统算法带来最好的目标价值,在某些条件下,传统算法略微胜过该算法,当CDR增大时,该算法比传统算法执行得更好.     

一种新型SEU/SET加固鉴频鉴相器设计

分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad.锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环的电学性能没有改变,锁定时间保持一致.对传统D触发器型PFD和设计加固的PFD进行了遍历轰击模拟,结果显示,提出的抗辐照PFD加固效果非常明显,敏感节点的数目可以降低80%左右.     

YHFT-DX高性能DSP中Cache失效流水设计

YHFT-DX是国防科技大学自主研制的一款高性能DSP.以提升YHFI-DX的 Cache 性能为目标,研究了降低 Cache 失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略--失效流水.与传统优化策略相比,该策略将连续访问Cache的失效请求并进行流水化处理,使多个Cache失效延迟重叠,从而达到降低平均Cache失效代价的目的.将该策略应用到YHFT-DX芯片的一级数据Cache控制器的设计与优化中,使访问Cache失效引起的流水线停顿从8拍降为2拍,显著提升了系统性能.     

基于LBDL逻辑的抗DPA攻击电路设计方法

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术.这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性.介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种逻辑的集成电路设计方法.该设计方法仅需在传统的半定制设计流程中添加少量的替换操作就可以实现 ,因而比其他完全需要全定制设计的动态差分逻辑具有更好的实用性.而相对同样适用于半定制实现的动态差分逻辑 WDDL(Wave Dynamic Differential Logic),LBDL逻辑解决了逻辑门翻转时刻与数据信号之间的相关性,从而比WDDL逻辑具有更好的功耗恒定性.实验结果表明,该设计方法能够有效实现具有抗DPA攻击性能的电路.     

室温工作的单电子晶体管研究

由于具有低功耗、高速度、高集成度等优点,单电子晶体管成为最有前景的纳米电子功能器件之一.但是,由于结构上的特殊性,单电子晶体管只能在低温下正常工作,该特性限制了其实用化进程.因此,研究可在室温下工作的单电子晶体管具有重要意义.在分析单电子晶体管工作机理的基础上,计算了单电子晶体管室温工作的基本条件,并实验制备出了样片.测试结果表明,所制备的单电子晶体管可在室温下表现出库仑振荡等基本特性.该研究成果将为单电子晶体管的集成实用化打下良好的基础.     

远程导引变轨故障后轨道重构设计与分析

研究了空间交会远程导引变轨故障后轨道重构问题,提出了轨道重构设计准则,对五冲量远程导引的每一次变轨故障分别给出了四类轨道重构方案.根据提出的设计准则对给出轨道重构方案的修正能力、测控条件、推进剂消耗、终端精度和安全性进行初步分析,确定了处理远程导引变轨故障的轨道预案.