基于规则LDPC码校验矩阵的测试响应压缩方法研究

摘要：针对现有的测试响应压缩方法在未知位处理能力、混淆能力、诊断能力和压缩能力方面只侧重于单一能力的问题,首次将LDPC编码技术应用于测试响应压缩中,提出一种基于规则LDPC码校验矩阵的测试响应压缩方法．通过对上述4种能力进行仿真分析得出,该方法与现有测试响应压缩方法相比整体性能有明显的提升．     

RSSI与凸规划相结合的无线传感器网络定位算法

凸规划定位算法是无线传感器网络中一种较为常用的非测距定位算法。针对该算法中信标节点的重叠区域过大导致未知节点定位精度不高的问题,提出了RSSI与凸规划相结合的改进定位算法。算法利用RSSI值与距离的相对关系,将原有凸规划定位中未知节点的存在区域进一步缩小,提升定位精度。由于算法中只增加了一次未知节点与信标的RSSI值通信过程,基本保留了原有凸规划算法实现简单实时性好的优点。仿真数据及基于CC2430平台的实验表明,改进后的算法相对原有凸规划算法定位精度有明显提升,平均可提升20%～25%。     

变距离静电电位检测研究

针对现有非接触式静电检测装置存在检测距离近且距离固定等问题,提出了对电位测量进行距离补偿的变距离静电电位检测方案。首先,从电位测量的基本原理出发,分析了距离测量误差与电位测量误差的关系,验证了精确测距的重要性,即要满足电位测量相对误差σV≤±10%,所选测距方式的距离测量相对误差-4.65%≤σd0≤5.41%的技术指标。然后,通过实验研究了检测距离与感应电位的关系,验证了0.5 m内对静电电位变距离测量的可行性,得到了对电位测量进行距离补偿的公式雏形Vs(V a,d)=Va(a+bd)c。依据此公式雏形以及大量的重复实验,可以得到公式中的各项参数值,编入单片机可实现对静电电位的变距离检测。     

ICAO二阶阶跃畸变模型下的SAIM接收机测距精度分析

测距精度是评估卫星自主完好性监测（SAIM）接收机在导航信号畸变环境下工作性能的一个重要指标,论文从数学上推导出了SAIM接收机在国际民航组织（ICAO）二阶阶跃畸变模型下采用早晚相干跟踪处理时测距精度与畸变模型参数的解析表达式,理论分析和仿真结果表明数字畸变将导致接收机伪码鉴相器输出曲线存在过零点偏差,数字畸变量基本不影响接收机测距方差;模拟畸变将扭曲相关峰函数和鉴相器输出曲线,但鉴相器输出基本上不存在过零点偏差,模拟畸变参数、前端滤波器带宽和早晚码间距共同影响接收机的测距方差。     

基于素数的混沌伪随机数发生器的安全性分析

分析了一类基于素数的混沌伪随机数发生器的安全性问题。分析表明,此类混沌伪随机数发生器的输出不是密码学安全的伪随机序列,在截获不长的一段序列的基础上即可很容易地恢复此类PRNGs的全部密鈅。虽然基于素数的方法在改善混沌序列相关性能、周期长度等方面具有一定的优势,但是却不能增加序列的不可预测性,这就限制了此类混沌伪随机数发生器在诸多应用领域中的应用前景。     

一种模拟退火伪并行遗传算法

借鉴模拟退火算法的局部搜索能力,结合并行计算的思想设计了一种采用模拟退火机制的实数编码自适应交叉、全概率变异伪并行遗传算法,最后用这种方法对典型的多峰值函数求极值,并和基本遗传算法进行比较,结果表明:该算法具有较强的全局搜索能力和局部搜索能力,能够更有效地克服早熟收敛问题。     

高动态环境下的伪码快捕方法综述

对部分伪码快捕方法进行了综述,详细介绍了其中一种方法:基于FFT的伪码快速捕获。阐述了这种方法的原理:以频域的快速傅里叶变换来等价完成时域的循环卷积,实现在一个伪码周期内同时搜索所有的码相位单元。分析表明,该方法能很大程度地缩短捕获时间,满足系统实时性和高精度的要求,可以用于导弹导航定位。     

基于重叠保留法及FFT的伪码快速捕获技术研究

PN码的快速捕获是设计直接序列扩频接收机的关键技术之一。对于无限长的输入序列,采用了基于分段相关的快速捕获算法。分段相关采用重叠保留法,用FFT实现每块的相关运算。在Matlab环境下验证了本算法可以在低信噪比及高动态环境下实现PN码的快速捕获。     

基于接收机钟差约束的地基伪卫星导航改进方法

采用地基伪卫星对飞行器进行导航时,由于布站场地有限不可避免地会出现定位构型差的情况,当仅用伪距和伪距变率进行定位定速时,若采用典型的单历元卫星定位定速算法,那么对飞行器的定位定速精度就会比较差。通过分析发现,地基伪卫星导航系统用户接收机钟差和钟差变率的求取不准确很大程度上影响了定位定速精度。针对这种情况,提出了通过提高地基伪卫星接收机钟差和钟差变率的求解精度来提高定位定速精度的方法。首先根据接收机钟差和钟差变率的模型得到它们的观测方程,然后将其加入到单历元定位定速方程组中参与定位定速解算,仿真结果表明了该方法的可行性和有效性。     

基于准循环双对角阵的LDPC码编码算法研究*

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法：矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。