圆形电流误差边界限定形式的永磁同步电机预测控制

针对图形边界限定形式的感应电机预测控制存在简洁、直观等优点,进一步考虑将该控制策略应用于永磁同步电机.预测控制将电机和逆变器作为一个系统整体考虑,以空间电流矢量为控制对象,直接产生逆变器的开关控制信号.基于永磁同步电机在转子磁场坐标系下的数学模型,推导出电流矢量导数的估测模型,进而预测出电流矢量的轨迹,根据最优电压矢量选择判据选定开关状态,完成基于圆形电流误差边界限定形式的永磁同步电机的预测控制算法.通过MATLAB/SIMULINK进行仿真,仿真结果证明了提出方法的有效性.     

流体系结构技术发展探讨

以流计算模型为基础的流体系结构,是面向未来的单片上集成超10亿只晶体管和上千ALU时代的新型体系结构,正成为微处理器体系结构研究关注的前沿焦点之一.首先分析流计算的背景;总结现有的具有代表性的流体系结构,并对它们的结构、执行模式、并行性、片上存储使用方式和应用目标等方面进行了比较;然后归纳流程序设计及其环境,讨论当前流编译研究的热点方向;最后探讨流处理器设计的发展趋势.     

基于定点DSP的计算阶次跟踪研究

对于转速变化的旋转机械,常规的频谱分析方法不能反映其振动信号的真实状态;同时,在转速变化剧烈的情况下,传统阶次分析仪器采用的转速脉冲到达时刻测量方法精度不高。针对以上问题,采用基于定点DSP的计算阶次跟踪方法,通过TMS320C5402定时器的精确计时功能实现高精度转速脉冲到达时刻的测量,同时利用DSP的McBSP(Multi-channel Buffered Serial Port,多通道缓冲串行口)同步采集振动信号,实现混合信号的采集和处理,完成基于DSP的实时阶次跟踪,并通过变速箱启动的实例验证了算法的有效性。     

基于计数器的处理器核性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。提出了一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在FPGA原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行了分析,并根据分析结果采取了相应的优化措施,优化后的处理器核性能得到了明显提升。     

GSEIB 软件工程信息库图形规范子系统的设计与实现

软件信息库是集成化软件工程环境的核心。本文给出了一种图形化的软件过程与产品（ｓｏｆｔｗａｒｅｐｒｏｃｅｓｓａｎｄｐｒｏｄｕｃｔ）规范语言及其支撑环境的设计与实现。采用这种规范语言可对给定的软件开发项目进行规划,据此自动产生定做的软件信息库,从而真正反映和支持该软件工程项目的开发。     

计算机辅助动画系统 (GKDCAS)

GKDCAS是一个基于微型计算机环境,使用C语言设计的一个实用动画制作系统。本文阐述了GKDCAS的软件结构与设计方法,介绍了它的功能,并给出了一个用该系统制作动画的实例。     

手绘非规则军标图形的结构化识别方法

在基于草图的态势标绘系统中,线状和面状军标图形通常是依具体地形、战况、意图等标绘的,没有规则的形状,难以采用基于表观的方法进行识别。针对这类手绘非规则军标图形提出了一种结构化识别方法,基于非规则军标图形集的特点定义了9种图元和4种图元间空间结构关系,将图形表示为图元向量和图元结构关系矩阵,通过匹配图元向量和图元结构关系矩阵来识别图形类别,并估计未知图形与模板图形之间的图元对应关系。实验结果表明:本文方法能有效克服图形形状变化的影响,对手绘的常用非规则军标图形的类别和图元对应关系具有较高的识别正确率和识别速度。     

基于DSP和FPGA的载波移相脉冲生成方法

在研究了三电平全桥变流器工作原理和载波移相原理的基础上,设计生成了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的载波移相PWM脉冲,用于驱动变流器工作。重点介绍了由DSP和FPGA生成载波移相PWM脉冲的基本原理、系统构成及实现方法,其核心思想是FPGA通过数据地址总线接收DSP输出的移相角与FPGA内部生成的三角波进行二逻辑比较,从而产生移相角可变的PWM脉冲,以满足变流器全工况范围实时控制的需要。通过优化设计,使DSP和FPGA各自的优势得以有效利用。仿真分析表明:该方法计算速度快、控制精度高,同时具有扩展性好、可靠性高等优点。实验结果与仿真结果吻合,验证了该方法的上述优点。     

多核数字信号处理器矩阵乘卷积算法性能评测

矩阵乘卷积算法能够为各种卷积配置提供高性能基础实现,是面向给定芯片进行卷积性能优化的首要选择。针对国防科技大学自主研制的飞腾异构多核数字信号处理器(digital signal processor, DSP)芯片的特征以及矩阵乘卷积算法自身的特点,提出了一种面向多核DSP架构的高性能并行矩阵乘卷积实现算法ftmEConv。该算法由输入特征图转换、卷积核转换、矩阵乘以及输出特征图转换这四个均运行在通用多核DSP上的并行化部分构成,通过有效挖掘通用DSP核中功能单元的潜力来提升各个部分的性能。实验结果表明,ftmEConv实现了高达42.90%的计算效率,与芯片上的其他矩阵乘卷积算法实现相比,获得了高达7.79倍的性能加速。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.