基于uC/OS-Ⅱ和ARM的嵌入式系统功耗管理

为开发低功耗嵌入式系统和节约能源,分析了嵌入式系统的功耗来源及分类,提出了嵌入式系统的功耗设计方法,包括总体功耗设计、处理器选择、接口电路设计、电源供给电路设计以及动态电源管理等.基于以上方法,以uC/OS-Ⅱ和ARM LPC2131为研究平台,对上述功耗设计方法进行了实验验证.结果表明,采用合适的功耗设计,将大大降低嵌入式系统的功耗.     

基于HEVC帧内硬件编码器的架构及算法

针对战场视频情报的编解码,提出了一种基于HEVC标准的帧内编码器的硬件结构及算法实现,支持分辨率为2160@30fps视频的实时帧内编码操作。编码器基于码域的bin计数和基于变换域的失真估计简化率失真分析,可以对大量帧内预测模式进行筛选。同时建立单独的4×4块重构回路,以支持帧内4×4模式;不同尺寸的块交叉处理以补偿重构回路的延时。编码器的实现使用了TSMC-90 nm芯片的1 086 k门以及52 kB片上内存。在2160p@30fps视频序列下,相比于HM软件,BD-Rate均值为5.46%。     

视频压缩技术浅谈

视频压缩技术已广泛地应用于当今的许多科技产品中。它是数字电视机顶盒、DSS、HDTV等的解码器以及DVD播放机、视频会议、Internet视频及其他相关应用的核心技术。在这些应用中 ,通过视频压缩可以减少存储空间以及传送带宽。特别是当今计算机技术及计算机网络技术的高速发展 ,数字化的纵横深入以及对海量信息的要求等 ,使得人们对直观、简捷的网络信息 ,多媒体化的要求日益提高 ,并因此提出了“无处不网络 ,无处不多媒体”的时代口号。数字视频技术本身是一个多学科的交叉综合体 ,在理论上所涉及的范围极其广泛 ,如 :数学领域中的微积…     

DSP实现低信噪比条件下点目标检测与跟踪

针对嵌入式实时图像处理系统中 ,复杂背景低信噪比条件下红外运动点目标检测及跟踪所采用的处理算法 ,包括基于空域低通滤波的多图像平均法和自适应阈值分割法以及基于目标运动时空连续性目标运动轨迹拟合及目标运动轨迹参数预测算法 ,进行基于二维数组组合方式存储结构的算法复杂度估计 ,并将上述算法在TI公司的TMS32 0C6 2 0 1EVM板上进行实时性能评测 ,说明上述算法在基于具有软件流水性能的TMS32 0C6x系列DSP嵌入式实时图像处理系统中实现的可行性。     

嵌入式训练系统

政治和战术复杂性增加的同时,作战速度加快/操作者负荷加重,信息的模糊化以及需求的迅速变化,作战系统组要达到和保持完成各项任务,需要高级持续熟练的战备水平,这是非常困难的。本文介绍了嵌入式训练系统是如何迎接这一挑战的。     

战术协同通信中AF和ANC技术抗干扰性能分析

针对复杂战场环境中存在敌方干扰的情形,文章分别考虑中继采用放大转发(AF)和模拟网络编码(ANC)两种方案的抗单音干扰性能。通过分析表明:协同方式可以明显降低干扰造成系统中断性能的"平底效应",协同AF和协同网络编码(CNC)相对非协同方式具有一定的抗干扰性能。固定信干比条件下,CNC比协同AF更适宜传输高速率数据。在固定数据速率时,CNC协议中断性能优于协同AF。     

一种兼顾不同目标速度的编码信号选取方法

分析了距离旁瓣抑制滤波器对编码信号的影响,提出了一种考虑目标运动条件下的编码信号综合选取方法.仿真结果表明,该方法与最优二进制码相比,对高速运动目标的检测有了较大改善.     

企业计算机集成制造系统(CIMS)中实体信息编码方案探讨

本文界定了企业CIMS中的信息对象,分析了企业实体信息的内容以及它们之间的关系,设计了企业CIMS中实体信息标识码的结构,并对结构中类(或实例)对象和同类型实体文档标识码的识别方法进行了阐述,给出了信息单元划分、类(或实例)对象分类和特性表建立的原则。     

递归划分的标签约束可达性计算方法

现实世界中的图往往在结点和边上包含描述信息,可达性查询是图数据管理和挖掘中的基本操作之一。针对图数据中标签约束的可达性计算问题,提出一种基于递归划分的可达性计算方法 RP-Hop。该算法基于层次划分思想,利用独立集性质,在保持标签和可达性前提下对大规模图进行递归划分,并结合贪婪扩展思想和递归编码,为标签约束的可达性查询提供压缩索引。经过合成和真实数据集上的实验,结果表明,RP-Hop算法不仅降低了索引大小和构建时间,而且提高了查询效率。     

基于准循环双对角阵的LDPC码编码算法研究*

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法：矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。